Корреляционный дискриминатор времени задержки

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 040 06 336 О АНИЕ ИЗОБРЕТЕН ВИДЕТЕПЬСТ Д ВТОРСН У 28ственное объедследованийА.С.Селезнев тельство СССРР 15/336) 1983,дный корреляторцифровои обратроника, 1981,ИСКРИМИНАТО лиосится к вычи ь изобретения расширение ф ункпрекотей за счет адержки при УЛО ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(57) Изобретение отнтельной технике, Целповьппение. точности ициональных воэможносделения мгновенной з ростях изменения относительной задержки, соизмеримых с быстродействием дискриминатора, При этом предусматривается параллельная запись И битов каждой последовательности и далее, используя записанные И битов задерженной последовательности как исходный полином, формируют по известному рекуррентному правилу записанный фрагмент одноименной длины опережающей последовательности. Число периодов, затраченное на достижение полной побитной идентификации,. определяет искомое время задержки. Дискриминатор содержит регистры 1,2 сдвига, элементы ИСКЛЮЧАЛЕЕ ИЛИ-НЕ 31-3.п, эле" мент ИСКЛЮЧАЮШЕЕ ИЛИ 4, элементы И - 3 5-8, многовходовый элемент И 9, элемент ИЛИ 10, триггеры 1, 12, счетчики 13, 14, формирователь импульса 15, 1 илИзобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки М-последовательностей,например, в навигационных приемниках,радиоастрономических устройствах, вцифровых обнаружителях и др,Цель изобретения - повышение точности и расширение функциональныхвозможностей за счет определения мгновенной задержки при изменении относительной задержки со скоростью, соизмеримой с быстродействием дискриминатора,На чертеже приведена структурнаясхема дискриминатора.Дискриминатор содержит первьй 1 ивторой 2 регистры сдвига, элементыИСКЛЮЧА 10 ЩЕЕ ИЛИ-НЕ 3.1-3,п, элементИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ 4, элементы 5-8,многовходовый элемент И 9, элемент ИЛИ10, первый 11 и второй 12 триггеры,первый 13 и второй 14 счетчики и формирователь 15 импульса,Дискриминатор работает следующимобразом,На первый вход Х(И подают М-последовательность, опережающую аналогичную последовательность на входе У(е),Момент времени в который вычисляет- ЗОся относительная задержка определяется моментом поступления на вход запуска дискриминатора управляющего импульса, по переднему фронту которогообнуляется счетчик 14 и перебрасывается в единичное состояние триггер12, в результате опрокидывания последнего на втором входе элемента И 5устанавливается высокий уровень и врегистр 2 последовательно заносятсяисследуемые биты с входа у, то жесамое происходит и в регистре 1 вследствие подачи на его тактовый входсинхроимпульсов с выхода элемента И6. Одновременно счетчиком 13 ведетсясчет синхроимпульсов, подаваемых натактовьй вход регистра 1, используемых для записи И битов входного сигнала, в связи с чем после появленияИ-го синхроимпульса на выходе пере"50полнения счетчика 13 появляется положительный перепад напряжений, которыйвозвращает в нулевое состояние триггер 12 и соответственно останавливает доступ и сдвиг информации в регистре 1, переводя его таким образом55в режим хранения, Одновременно напрямом выходе триггера 1 устанавливается высокий уровень, разрешая прохождение на счетньй вход счетчика 14синхротлмпульсов, которые на данномэтапе выполняют роль счетных импульсов, Счетчик 14 начинает отрабатыватьвеличину мгновенной относительнойзадержки, Поскольку триггер 12 послеИ-го синхроимпульса возвратился висходное состояние, на вход последовательного заноса информации регистра 2 вместо символов М-последовательности с выхода У начинает поступатьчерез элементы И 7 и ИЛИ 10 результат поразрядного сложения по модулю двасимволов псевдослучайной последовательности, уже записанной в регистр2 которьй непрерывно тактируется. Таким образом, регистр 2 схватываетсяна некоторое время обратной связью, позволяющей рассматривать его как генератор М-последовательности с образующим полиномом, определенным как фрагмент псевдослучайной последовательности за И тактов, Следствием этого является повторение на разрядных выходах регистра 2 того фрагмента М-последовательности, который был ранее записан в регистр 2. Причем время, необходимое синтезированному генератору для повторения искомого фрагмента по всей длине регистра, отсчитывается счетчиком 14, а конец интервала отсчета, т.е, прекращение отработки искомого времени, поступает при побитной по длине Н разрядов идентификации символов записанной и смоделированной М-последовательно- стей., Появившийся скачок напряжения на выходе элемента И 9 преобразуется формирователем 15 импульса в импульс, длительность которого достаточна для обнуления регистров 1 и 2, счетчика 13 и перевода в нулевое состояние триггера 12, в результате чего на счетный вход счетчика 14 прекращается поступление синхроимпульсов, и на его разрядных выходах фиксируется код, определяющий искомое время мгно" венной относительной задержки, который обнуляется с приходом следующего импульса запуска.Формула из обретенияКорреляпионньй дискриминатор времени задержки, содержащий первый и второй регистры сдвига, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, четыре элемента И причем информационный вход первого регистра сдвига являет1413643 Составитель В.ОрловТехред Л.Олийнык Корректор М,Демчик Редактор Л.Пчелинская Заказ 3787/52 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 ся первым информационным входом дис" криминатора, тактовый вход второго регистра сдвига является тактовым входом дискриминатора разрядные выФ5 ходы первого и второго регистров сдвига соединены соответственно с первыми и вторыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы, о т л и ч а ю щ и й с я темь что, с целью увеличения точности, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ, многовходовый элемент И, два триггера, два счетчика, формирователь импульса, причем выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы соединены с соответствующими входами .многовходового элемента И, выход которого соединен с входом формирователя импульса, выход которого соединен с входами установки в "0" первого и второго регистров сдвига, первого счетчика, первого триггера, первый вход первого элемента И является вторым информационным входом дискримина тора, второй вход первого элемента И соединен с прямым выходом второго триггера и первым входом второго элемента И, второй вход которого соединен с тактовым входом второго регистра сдвига, а выход второго элемента И соединен с тактовым входом перного регистра сдвига и со счетнымвходом первого счетчика, выход первого элемента И соединен с первым входом элемента ИЛИ, выход которогосоединен с информационным входом второго регистра сдвига, второй входэлемента РЛИ соединен с выходом третьего элемента И, первый вход которого соединен с инверсным выходом второго триггера, вход установки в "1"1.которого соединен с входом установкив "0" второго счетчика и являетсявходом запуска дискриминатора, счетный вход второго счетчика соединенс выходом четвертого элемента И, первый вход которого соединен с прямымвыходом первого триггера, второй входчетвертого элемента И соединен с тактовым входом дискриминатора, выходпереполнения первого счетчика соединен с входом установки в "0" второготриггера и входом установки в "1"первого триггера, второй вход третьего элемента И соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены с соответствующими выходами старшкх разря"дов второго регистра сдвига, разрядные выходы второго счетчика являютсявыходом кода задержки дискриминатора,