Устройство для отображения информации на экране телевизионного индикатора

(19) 111) А 1 09 С 1/ РЕТЕНИЯ ТВУ ИНГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ ВТОРСНОМУ СВИД.:Т(56) Авторское свидетельство СССР У 540271, кл. С 09 С 1/08,1975.Авторское свидетельство СССР В 633042, кл . С 09 С 1/08, 1976. (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ФОРМАЦИИ НА ЭКРАНЕ ТЕЛЕВИЗИОННОГО ИНДИКАТОРА(57) Изобретение относится к электронному синтезу иэображений на ТВ- растре и может быть использовано при построении разнообразных ситуационных дисплеев, ТВ-тренажеров и игровых автоматов и всюду, где необходимо формировать сложные изображения. Целью изобретения является повыше ние точности устройства за счет обеспечения неискаженного формированияцветных и многоградационных изображений. Устройство содержит синхрогенератор, генератор символов, формирователь адреса, блок памяти,формирователь цветных компонент иэображений символов, первый, второй,третий и четвертый регистры, формирователь импульсов записи, блок оперативной памяти, блок изменения конфигурации и размеров символов, первый, второй, третий и четвертый коммутаторы, дешифратор кода цвета иформирователь кода яркости. Устройство позволяет формировать сложные цветные и многоградационные изображения. 8 ил. 1 табл.1292029 Код симУолоЮ во регистра От Юп1292029 7 р бр 5 р Юр ЗрУУ й 4 3 Ус пп ВФ б П Фиа 8 Сос итель А.АбросимовЛ.Олейник Коррек дактор А.Ворович ТеПодписнокомитета СССРоткрытийушская наб.,дПроизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная Тираж 434 ИИПИ Государственног по делам изобретений 113035, Иосква, Ж-.35,1сна ЯС - съ1 129Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для проектирования разнообразных буквенно-цифровыхи графических дисплеев с отображением информации на етандартном (в томчисле цветном и проекционном) телевизионном (ТВ) индикаторе,Укаэанные свойства могут такженайти применение при построении разнообразных ТВ синтезаторов, применяемых в вычислительной технике, технике связи, в АСУ, при построенииТВ игровых автоматов и тренажерови т д., всюду, где возникает необходимость оперативного ввода и вывода буквенно-цифровой и графическойинформации с возможностью ее редактирования и отображения без применения и с применением вычислительных устройств.Целью изобретения является повышение точности устройства за счетобеспечения неискаженного формирования цветных и многоградационныхизображений,На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг, 2 - блок памяти в виде: а) блока записи программ (БЗП)и б) блока постоянной памяти (БПП),варианты реализации; на фиг. 3функциональная схема формирователяадреса; на фиг. 4 - функциональнаясхема блока формирования конфигурации и размеров символов, второгорегистра и генератора символов; нафиг, 5 - функциональная схема блокаформирования сигналов цифрового отсчета и первый коммутатор,"на фиг, б -функциональная схема дешифратора кода цвета; на фиг. 7 - функциональная схема формирователя цветныхкомпонент. изображений символов; нафиг. 8 - форматы управляющих байтов.1Устройство для отображения информации на экране телевизионного индикатора (фиг. 1) содержит синхрогенератор 1, генератор 2 символов, формирователь 3 адреса, блок 4 памяти, формирователь 5 цветных компонент изображений символов, первый регистр б, формирователь 7 импульсов записи, блок 8 оперативной памяти, второй регистр 9, блок 10 изменения конфигурации и размеров символов, блок 11 формирования сигна 2029 2 51 О 15счетчика 26, а также входы адресаот формирователя 3 подключены к 20 входам коммутатора 27, выходы которого подключены к адресным входам блока 21 памяти, Выход одновибратора 24 подключен также к управляющему входу коммутатора 27 и к входу записи блока 21 памяти. 30 35 40 45 50 55 лов цифрового отсчета, ервый коммутатор 12, второй коммутатор 13,третий регистр 14, третий коммутатор 15, дешифратор 16 кода цвета, четвертый коммутатор 17, четвертый регистр 18 и формирователь 19 кода яркости.Блок 4 памяти, реализованный в виде блока записи программ (БЗП) (фиг. 2 а) состоит из переключателей 20, подключенных к входам данных блока 21 памяти. При этом кнопки 22 и 23 подключены к входамодновибраторов 24 и 25, которые, всвою .очередь, подключены к суммируемому (+1) и вычитающему (-1) входам двоичного счетчика 26, Выходы Блок 4 памяти, реализованный в виде блока постоянной памяти (фиг. 2 б)состоит из блока 28 памяти и подключен по,адресным входам к выходу формирователя 3, а по выходам - к входупервого регистра 6,Формирователь 7 импульсов записи(фиг. 3) состоит из дешифратора 29,выходы которого подключены к первымвходам элементов И 30 - 32, к вторымвходам которых подключены сигналы свыхода регистра б. При этом выходыэлементов И 30 - 32 подключены квходам элемента ИЛИ 33, выход которого через элемент, И 34 подключен ксуммирующему входу счетчика 35.Формирователь 3 адреса (фиг. 3)состоит из счетчика 36, выход переноса которого подключен к входу Ртриггера 37, а установочные входыподключаются к входу блока 4 памяти.При этом выход триггера 37 подключенк второму входу элемента И 38. Четвертый выход дешифратора 29 подключен к вычитающему входу (-1) счетчика 36, а выход элемента И 31 подключен также к входам записи счетчика36 и триггера 37.Выходы элементов И 38 и 39 подключены к входам записи счетчика 35 ирегистра 40 При этом выходы счетчика 35 подключены к информационнымвходам регистра 40, а выходы регист 1292029ра 40 подключены к установочным входам счетчика 36.Блок 10 изменения конфигурации и размеров символов и генератор 2 символов состоят из сдвоенного ком мутатора 41, выходы которого подключены к триггерным счетчикам 42 и 43, Выходы счетчиков 42 и 43 подключены к входам коммутаторов 44 и 45 реверса непосредСтвенно и через инверторы 46 и 47. При этом управляющие сигналы на входы этих коммутаторов поступают от соответствующих выходов регистра 9. Выходы коммутатора 47 подключены к адресным входам блоков 48 и 49 памяти. На информационные входы блоков 48 и 49 памяти поступает код символов от регистра 9.Кроме того, с выхода регистра 9 сигнал О, поступает на вход выборки бло ка 49 памяти непосредственно и через инвертор 50 к блоку 48 памяти, Выходы блока 48 и 49 памяти объединены и подключены к информационным входам мультиплексора 51. При этом выходы25 коммутатора 44 подключены к адресным входам мультиплексора 51.Блок 11 формирования сигналов цифрового отсчета состоит из трех групп по два двоично-десятичных счетчика.На фиг. 5 показана одна группа из счетчиков 52 и 53, включенных последовательно. При этом выходы счетчика 52 подключены к первым входам мультиплексоров 54-57, а выходы 35 счетчика 53 - к вторым входам тех же мультиплексоров. Аналогично подключается вторая (к 3 и 4 входам) и третья группа (к 5 и 6 входам) счетчиков. Остальные информационные 40 входы мультиплексоров 54-57 первого коммутатора подключены к выходам внешних датчиков символов.Выходы мультиплексоров 54-5 подключены к соответствующим входам коммутато ра 13. Дешифратор 16 кода цвета (фиг. 6) состоит из двоичного дешифратора 58, нулевой, второй и третий выходы ко торого подключены к входам элемента И 59, а нулевой, первый,и третий выходы - к элементу И 60.Формирователь 5 цветных компонент изображений символов (фиг. 7) состоит из инвертора 61, выход которого подключен к первым входам элементов И 62-64, на вторые входы которых подключены сигналы с выхода регистра 18, При этом выход элемента И 62 подключен к первым входам элементов И 65-67Аналогично выход элемента И 63 к входам элементов И 68-70 и выход элемента И 64 - к входам элементов И 71-73. Аналогично подключение элементов И 74-76, однако на их первые входы подключен сигнал символов С, поступающий с выхода генератора 2. Подключение элементов И 77-79 идентично подключению элементов И 65, 68, 71, подключение элементов И 80- 82 идентично подключению элементов И 66, 69, 72, подключение элементов И 83-85 идентично подключению элементов И 67, 70, 73. Выход элементов И 65 и 77 через элемент ИЛИ 86 подключен к второму разряду цифроаналогового преобразователя 87. Выход элементов И 66 и 80 через элемент ИЛИ 88 подключен к первому разряду цифроаналогового преобразователя 87, Выход элементов И 67 и 83 через элемент ИЛИ 89 подключен к нулевому разряду преобразователя 87. Аналогичным образом подключаются элементы И. 68, 78 и элемент ИЛИ 90, элементы И 69, 81 и элемент ИЛИ 91, элементы И 70, 84 и элемент ИЛИ 92 к соответствующим входам цифроаналогового преобразователя 93. Аналогично подключаются также элементы И 71, 79 и элемент ИЛИ 94, элементы И 72, 82 и элемент ИЛИ 95, элементы И 73, 85 и элемент ИЛИ 96 - к соответствующим входам цифроаналогового преобразователя 97.Предлагаемое устройство работает следующим образом.Блок 4 памяти предназначен для хранения программы компоновки телевизионного изображения, состоящей из управляющих кодов и кодов символов. Он сохраняет информацию между циклами обновления и выдает ее синхронно с телевизионной разверткой. Блок 4 памяти, в зависимости от режима работы устройства, может выполняться в виде блока записи программы (БЗП) или блока постоянной памяти (БПП).1Блок 4 памяти, реализованный в виде БЗП (фиг. 2 а), предназначен для ручного ввода данных (256 или 512 восьмиразрядных слов) отрабатываемой программы, ее редактирования и отображения в процессе ввода. Восьмираз 5 12рядный "Код данных" набирается вручную с помощью переключателей 20 и подается на информационные входы блока21 памяти. Включение кнопки 22 приводит к запуску одновибратора 24,импульс которого обеспечивает переводсчетчика 26, формирующего код адреса,в очередное состояние, коммутациювходов коммутатором 27 в положение,при котором в блок 21 памяти записывается "Код данных" в ячейку, адрескоторой задается счетчиком 26.После того, как одновибратор 24 возвратится висходное состояние, коммутатор 27 перекоммутирует на адресныевходы блока 21 памяти сигналы, идущие по адресной шине ША от формирователя 3 адреса. При этом блок 21 памяти переходит в режим считыванияинформации, а все устройство - в режим отображения информации.Редактирование неверно набранногокода осуществляется с помощью кнопки23 и одновибратора 25,позволяющихобеспечить возврат в необходимуюячейку памяти.Отработанная с помощью БЗП программа записывается в блок 28 памятии подключается к устройству путемзамены БЗП на БПП (фиг. 2 б) либо путем соответствующей коммутации.Коммутатор 27 может быть выполненс помощью логических элементов типа2-2 И-ИЛИ на каждый коммутируемый разряд,Первый регистр 6 предназначен дляселекции и запоминания байта состояния (БС) . С этой целью с выхода блока 4 параллельный код данных с выхода ШД поступает на входы первогорегистра 6 (фиг. 3) таким образом,,что нулевой разряд подается на входзаписи регистра 6, а остальные 6 .разрядов (1 р-бр) подключены к информационным входам первого регистра б.Поскольку только нулевой разряд БСсодержит единицу, то и запись БСв регистр 6 будет обеспечена автоматически. формировательимпульсов записи предназначен для преобразования параллельного кода, формируемого регистром 6 в распределительные импульсы записи управляющих байтов в блок 8 оперативной памяти а также импульсов записи информации в формирователь 3 адреса. С этой целью на вход дешифратора 29 подают92,029 6параллельный код импульсов горизонтальной дискретизации знакоместхх х Логические элементы И 3010 15 20 25 30 35 40 45 50 32, на входы которых подаются распределительные импульсы дешифратора и соответствующие разряды регистра 6 формируют сигналы команд записи УС, ПП, ПЦ, ПЯС, ПЯФ и ПС, подаваемые в блок 8 оперативной памяти. При этом элемент ИЛИ 33 формирует соответствующую этим импульсам пачку продвигающихимпульсов, подаваемую в формирователь 3 адреса. Многовходовые элементы И 38 и 39 формируют импульсы записи 2,и Е , подаваемые на вход формирователя 3.формирователь 3 адреса предназначен для формирования текущего кода адреса для подачи его на блок 4 памяти. Код адреса формируется с помо" щью счетчика 35 (фиг. 3) при подаче на его счетный вход "продвигающих импульсов. При этом, по мере считывания информации с блока 4 памяти, на счетный вход счетчика 35 поступает количество продвигающих импульсов, равное числу ячеек памяти, считываемых во время отображения одной строки текста. Для повторного считывания группы ячеек памяти, относящихся к данной текстовой строке, в начале прямого хода луча код адреса записывается в регистр 40 и переписывается в счетчик 35, а после отображения текстовой строки код адреса переписывается с выхода счетчика 35 в регистр 40.Режим повторения предыдущего сим,- вола (ПП) реализуется путем запрета продвигающих импульсов на горизонтальномили вертикальном интервале с помощью элемента И 34. формирование запрещающего сигнала при этом обеспечивается следующим образом. Запускающий импульс ПП с выхода элемента И 3 1 формирователя 7 поступает на вход записи снетчика 36 и производит запись четырехразрядного кода ППх (фиг. 4), а также устанавливает КЯ-триггер в состояние 1 (нуль на инверсном выходе) .Продвигающие импульсы знакомест с выхода двоичного дешифратора 29 поступают на вычитающий вход счетчика 36 и тем самым уменьшают значение записанного кода на единицу на каждом очередном знакоместеПосле7 12920появления импульса, доводящего значение записанного в счетчике 36 кодадо значения нуля, на выходе счетчикапоявляется импульс, который, будучиподанным на К вход триггера 37, устанавливает последний в состояниенуля ("1" на инверсном выходе). Приэтом продвигающие импульсы получаютвозможность к прохождению через элемент И 34. Аналогичным образом осуществляется повторение идентичныхтекстовых строк с помощью кода ППу.Блок 8 оперативной памяти предназначен для запоминания кодов,входящих в управляющие байты текущегознакоместа, а также тех байтов, которые в очередном знакоместе не требуют изменений. Блок 8 оперативнойпамяти выполняется в виде пяти регистров сдвига для запоминания управляющих байтов УС, ПС, ПЯС и ПЯФ.Каждый из регистров блока 8 конструктивно ничем не отличается от первогорегистра 6, показанного на фиг. 3,однако, на входы записи этих регистров подключены соответственно сигналы команд УС, ПС, ПЦ, ПЯС и ПЯФ, вырабатываемые формирователем 7. Наинформационные входы всех пяти регистров подается параллельный кодданных с выхода блока 4 памяти. Такимобразом,в результате, поочередной записи управляющих байтов из блока 4 врегистры блока 8,на выходах блока 8формируется многоразрядный код 35(порядка 35 разрядов), который характеризует полный алфавит отображаемого устройства,40 Тактовые импульсы горизонтальнойТИх и вертикальной ТИу дискретизаций подаются на счетные входы дво ичньк трехразрядных счетчиков 42 и43, на выходах которых формируются параллельные коды адреса элементов символов ХХ , Х и У , У. и У Инверторы 46 и 47 производят инвер сию входных кодов. При этом форми. руются сигналы Х , Х , Х и У , У У . Двоичные коммутаторы 44 и 45 под действием коммутирующих импульсов реверса по Х (О ) и реверса по 55 У (О ) производят переключение сз Поочередная запись управляющих байтов в блок 8 оперативной памяти в течение времени отображения одного знакоместа не позволяет использовать сигналы с выхода блока 8 оперативной памяти для последующего формирования, поскольку это приведет к недопустимым искажениям.Для исключения этих искажений в устройстве используется принцип одновременной перезаписи информации в соответствующие регистры перезаписи. Такая перезапись осуществляется специальными импульсами перезаписи (ИП), временное положение которых соответствуетконцу времени отображения знакомест.Импульс перезаписи вырабатываетсядвоичным дешифратором 29 формирователя 7 и подается одновременно навсе регистры перезаписи, а именно -29 8второй регистр 9, третий регистр14, четвертый регистр 18, а такжена входы регистров перезаписи формирователя кода яркости. Регистры 9,14 и 18 сдвига так же, как и регистр 6, выполнены в виде одноймикроэлектронной схемы,Блок 10 изменения конфигурациии размеров символов предназначендля изменения конфигурации символов (реверс по Х, реверс по У), атакже геометрическмх размеров символов (двойная ширина, двойная высота),. Блок 10 изменения конфигурации и размеров символов, второй регистр 9 и генератор 2 символов пока-.заны на функциональной схеме (фиг.4).Работают данные блоки следующимобразом. С выхода регистра 9 сдвигауправляющие символы Уи 1(фиг. 8) подаются на коммутирующиевходы сдвоенного коммутатора 41(мультиплексора), который в зависимости от состояния сигналов Ъ и И,коммутирует импульсы ССИ и У, вертикальной дискретизации и (или)импульсы Хкв, Х, горизонтальной дискретизации, формируя при этом тактовые импульсы ТИу, ТИхПосколькукоммутируемые импульсы отличаютсяпо частоте в два раза, такая коммутация изменяет и степень дискретности формируемых символов. Сдвоенный коммутатор 41 представляет собой функционально законченный элемент и выполняется в виде микросхем.Так, например, необходимую коммутацию может выполнить сдвоенный цифровой селектор-мультиплексор К 55КП 2. прямых кодов адреса элементов на ихинверсное значение. Сигналы с коммутатора 45 подаются на адресные входы9 10Первый коммутатор 12 предназначендля приема двоичных сигналов от датчиков символьной информации и преобразования ее в параллельный код поочередно опрашиваемых датчиков. Опрос(выборка сигналов того или иногодатчика) осуществляется кодом байтаПС (фиг. 8), подаваемого с соответствующего регистра блока 8 оперативной памяти. Первый коммутатор 12 может быть выполнен на интегральныхдвоичных мультиплексорах 54-57, например, типа К 155 КП 1, показанных нафиг, 5. Количество мультиплексоровпри этом определяется количествомопрашиваемых датчиков и разрядностьюкода опрашиваемых датчиков,Второй коммутатор 13 предназначен для переключения сигналов,поступающих от регистра ПС блока 8 оперативной памяти и сигналов от датчиков, Формируемых первым коммутатором 12. В качестве управляющегосигнала, обеспечивающего приоритетсигналам от датчиков символов, является сигнал единицы О, поступающийс второго регистра 9 (фиг, 8, байтУС). При Ц 7= 0 на выходе регистра9 коммутатор 12 переключает на выход сигнал с соответствующего регистра блока 8. Второй коммутатор13 может быть выполнен на логических элементах типа 2-2 И-ИЛИ на каждый коммутируемый разряд и не отличается от коммутатора 27 (фиг. 2),Блок 11 формирования сигналов цифрового отсчета выполнен в виде трех групп по два двоично-десятичных счет чика, подключенных последОвательно.При этом для отображения цифровых показаний достаточно извлечь двоичнодесятичные коды этих счетчиков путем обращения к ним как в датчикам 50 с номерами 1-б.В качестве счетчиков в данном случае могут быть использованы счетчики типа К 155 ИК 2 либо двоично-десятичные счетчики КМОП серий 176 или 5 б 1.На 55 фиг, 5 показаны два двоично-десятичных счетчика 52 и 53 и принцип их поразрядного подключения к первому коммутатору 12. 9 129202стандартных и блоков 49 для нестандартных символов) . Одновременно сэтим на блоки 48 и 49 памяти подается код соответствующего символас выхода регистра 9, При этом на входы выборки микросхем поступает сигнал Я определяющий вид символа(стандартный или нестандартный),Инвертор 50 исключает возможностьодновременного срабатывания двух бло ков 48 и 49, а схема объединения повыходам (проводное ИЛИ) позволяетобъединить выходные сигналы передподачей их на информационные входымультиплексора 51. Мультиплексор 51производит преобразование параллельного кода элементов знаковой строкив видеосигнал изображения символовВСс,Блок 11 Формировалия сигналов циф рового отсчета предназначен дляформирования в любом месте телевизионного экрана двух-трех групп двухзначных цифр, значенле которых изменяется по закону натурального ряда25О, 1, 2, 3, под действием запускающих импульсов. Блок 11 формированиясигналов цифрового отсчета можетбыть использован для Формированиясигналов точного времени для технологических целей (ча:ы, минуты, секунды) при работе усгройства в режиме отображения информации о состоянии объекта в текущими момент времени.Сигналы точного врем ни весьма удобны при документировании возникшейситуации, Блок 11 Фоэмирования сигналов цифрового отсчета может бытьиспользован для индикации результатаигры в игровых автоматах, тренажерах и технологических синтезаторах,Третий коммутатор 15 предназначен для согласования сигналов,поступающих от датчиков со схемой устройства. Выборка сигналов того или иного датчика осуществляется кодом байта ПЦ (Фиг, 8), подаваемого с соответствующего регистра блока 8. Работа третьего коммутатора 15 ничем не отличается от работы первого коммутатора 12 и также он может быть выполнен на двоичных мультиплексорах (фиг. 5),Дешифратор 1 б кода цвета предназначен для перекодировки цвета Формируемых символов под действием сигналов, поступающих от датчиков, При цветовой перекодировке может быть обеспечено изменение также цвета Формируемого Фона знакомест. Количество возможных объектов изображения, подвергаемых цветовой перекодировке, определяется раз12 Код датчиковна входе Код цвета на выходе блока перекодировки ОР Цвет фона Цвет символа 1 р В В С, 8, В,0 Белый Черный 1 1 1 О О О 1 Красный Белый О 1 О 1 1 1 0 Зеленый Черный 1 0 О О О О 1 Желтый Черный 1 1 О О О О 4 С 45 рядностью байта ПЦ и соответствует числу И, = 2 = 128.Под термином "объект изображения" будем понимать совокупность элементов изображения (знакомест), объединенных одним смысловым значением и управляемых одним цветовым датчиком.В зависимости от характера объекта изображения возможно применение .двухцветного, четырехцветного и многоцветного (8 цветов) кодирования, для реализации которых требуется соответственно 1,2 или 3-разрядный код, поступающий от каждого цветового датчика на вход коммутатора 15.При этом перекодировка цвета символа и(или) фона каждого знакоместа не требует увеличения разрядности поступающего кода. На основании приведенной таблицы можно записать булевы функции, выражающие выходные сигналыС,р= Бо + тп + тпфВ = в + т + тз Четвертый коммутатор 17 предназначен для переключения сигналов,пос" тупающих от регистра ПЦ блока 8 оперативной памяти и перекодированных сигналов от датчиков. цветности, формируемых дешифратором 16 кода цвета; В качестве управляющего сигнала, обеспечивающего приоритет сигналам от датчиков цветности, является сигнал единицы 0 , поступающий с втойрого регистра 9 (фиг. 8, байт УС). Конструктивно четвертый коммутатор 17 ничем не отличается от второго коммутатора 13 и может быть выпол 92029 2Рассмотрим в качестве примера работу устройства при четырехцветномкодировании. При этом целесообразно выбрать следующие цветовые компоненты. Белый - объект выключенлибо находится в резерве. Красный -неисправное состояние объекта. Зеленый - нормальная работа (в допуске). Желтый - сигнал изменения сос О тояния. С целью повьппения контрастностипри отображения информации целесообразно.,осуществить перекодирЬвку цве" та символов в белый или черный цвет при сохранении выбранного цвета фона. В таблице показаны диаграмма истинности и характер цветового ко; дирования на входе и выходе блока О перекодировки. нен на логических элементах типа 2- 2 И-ИЛИ на каждый коммутируемый раэряд.Формирователь 19 кода яркости состоит из двух регистров перезапи си, в которые информация ПЯС и ПЯФ с выхода блока 8 переписывается вовремя следования импульса ИП.Регистры ПЯС и ПЯФ формирователя 19 выполняют те же функции, что и регистры 9, 14, 18 и реализуются в виде микроэлектронных схем.Формирователь 5 цветовых компонент изображений символов предназначен для формирования цветовых компонент изображения путем логического синтеза и цифроаналогового преобразования.На фиг. 7 показана функциональная схема формирователя иэображений для , случая трехцветного кодирования при13 129202 восьми градациях яркости. В данном случае инвертор 61 формирует двоичных сигнал фона (С). Логические элементы И 62, 63, 64, 74, 75, 76 формируют цветовые компоненты фона и символов, а элементы И 65, 68, 71, 77, 78, 79 - те же компоненты, но относящиеся к второму разряду яркости.Соответственно элементы И 66, 69, 72, 80, 81, 82 - к первому разряду яркос О ти, а элементы И 67, 70, 73, 83, 84, 85 - к нулевому разряду яркости, Элементы ИЛИ 86, 88, 89, 90, 91, 92, 94, 95, 96 производят поразрядное объединение одноцветных двухградационных сигналов, Окончательное формирование цветовых компонент осуществляется цифроаналоговыми преобра-зователями 87, 93, 97.Синхрогенератор 1 представляет со.бой устройство, предназначенное для формирования необходимых тактовых и синхронизирующих импульсов.Анализ технической эффективности25 предлагаемого устройства по сравнению с известными показывает его существенные преимущества, поскольку позволяет обеспечить перепрограммированный ввод сигналов от датчиков цифровой информации и тем самым обойтись без устройств сбора информации типа ЭВМ, применение принципов кодирования переходов позволит значительно (порой на 1-2 порядка) уменьшить емкость сменного блока памяти, а ре верс символов, возможность удвоения размеров символов в совокупности с программированием яркости символов и фона позволит уменьшить емкость памяти генератора 2 символов в 5 - 40 8 раз.Формула изобретенияУстройство для отображения информации на экране телевизионного инди катора, содержащее синхрогенератор, генератор символов, Формирователь адреса, выход которого подключен к адресным входам блока памяти, и формирователь цветных компонент изображений символов, первый вход которого подключен к выходу генератора символов, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства за счет обеспечения неискаженного формирования цветных и многоградационных изображений,оно содержит первый регистрформирователь импульсов записи, блок оперативной 9 4памяти, второй регистр, блок формирования конфигурации и размеров символов, блок формирования сигналовцифрового отсчета, первый коммутатор, второй коммутатор, третий регистр, третий коммутатор, дешифратор кода цвета, четвертый коммутатор, четвертый регистр и формирователь кода яркости, выход блока памяти подключен к первым входам формирователя адреса и блока оперативной памяти и к входу первого регистра, выход которого подключен к первому входу формирователя импульсовзаписи, второй вход которого подключен к первому выходу синхрогенЕратора, второй выход которогоявляется выходом устройства, третийвыход синхрогенератора подключен кпервому входу блока изменения конфигурации и размеров символа, первый выход формирователя импульсовзаписи подключен к второму входуформирователя адреса и к второмувходу блока оперативной памяти,первый выход которого подключен к первому входу второго регистра, первыйвыход которого подключен к второмувходу блока изменения конфигурациии размеров символа, выход которогоподключен к первому входу генераторасимволов, второй выход блока оперативной памяти подключен к первымвходам первого и второго коммутаторов, второй вхбд первого коммутатораподключен к выходу блока формирования сигналов цифрового отсчета,выход первого коммутатора подключенк второму вхоцу второго коммутатора,выход которого подключен к первомувходу третьего регистра, выход кото.рого подключен к второму входугенератора сиМволов, третий выходблока оперативной памяти подключенк первым входам третьего и четвертогокоммутаторов, второй вход третьего коммутатора является входом устройства,выход третьего коммутатора подключенк входу дешифратора кода цвета, выходкоторого подключен к второму входучетвертого коммутатора, третий входкоторого подключен к второму выходувторого регистра, третий выход которого подключен к третьему входу второго коммутатора, выход четвертогокоммутатора подключен к первому входу четвертого регистра, выход которого подключен к второму входу формирователя цветных. компонент изобра15 1292029 16 жений символов, третий вход которого мирователя кода яркости подключен к подключен к выходу формирователя ко- второму выходу формирователя импульда яркости, первый вход которого под- сов записи, соединенному с вторыми ключен к четвертому выходу блока входами второго, третьего и четвер- оперативной памяти, второй вход фор того регистров.Фиг.0