Устройство для контроля дисплея

ОП ИСАНИЕИЗЬВРЕТЕНИЯК дтоВКОМЮ СИД ЛИСТВУ Союз СоветскихСоциалистическимРеспублик 941986(5 Й) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСПЛЕЯ Изобретение относится к электронным дискретным устройствам автоматики, телемеханики и вычислительной техники и предназначено для повышения достоверности отображения информации при выводе ее на телевизион .ный индикатор. Изображение может быть использовано в системах отображения информации, использующих телевизион" ные индикаторы.Известно устройство для контроля дисплея, содержащее последовательно соединенные клавишную панель, шифратор, схему формирования видеосигналов и блок управления передачей, соединенный с линией связи через демодулирующее устройство, буферную память и индикаторный блок, связанный с управляющим блоком, предназначенным для переключения оконечного устройства 13.20Недостатком этого устройства является то, что решение о правильности (,достоверности ) информации 2принимает человек-оператор, наблюдающий эту информацию на экране. Это увеличивает загрузку оператора и снижает достоверность контроля сложных изображений, насыщенных цифровой информацией.Наиболее близким к предлагаемому по техническому решению является устройство для обнаружения сбоев информации дисплея, содержащее оперативную память, выходы которой соединены с входами узла контроля четности и формирователя видеосигнала, выход которого через видеоусилитель соединен с входом индикатора, генератор импульсов, элемент НЕ-ИЛИ, входы которого соединены с вьходами узла контроля четности и генератора импульсов, а выход - с управляющим входом видеоусилителя 121.Недостатком известного устройства является то, что контролем охвачена только оперативная память, а формирователь видеосигнала и узлые941986 авитель А. Горностаевед Л. Пекарь Корректор И. Муст Сос Тех Редактор В.Иванов г й ау тная,иал ППП "Па т", г, Ужгород, ул. 840/38 ВНИИ по 113035986 5 1 О 15 26 25 30 Э 5 4 О 45 55 3 9 ч 1блока синхронизации и управления,относящиеся к Формирователю видеосигнала, контролем не охвачены. Этосущественно снижает надежность устройства и достоверность отображаемой информации, так как формирователь видеосигнала и его управлениеявляются одними из самых сложныхузлов дисплея,Цель изобретения - повышение надежности устройства и достоверностиотображаемой информации.Поставленная цель достигаетсятем, что устройство для контроля дисплея, содержащее последовательносоединенные блок памяти, Формироваель видеосигналов и телевизионныйиндикатор, управляющие входы которыхподключены к соответствующим выходам блока управления, содержит блокзадания этапов контроля, соединенный двухсторонней связью с блокомуправления, вход которого подключенк выходу блока памяти, и блок обработки избыточных кодов, входы которого соединены с выходами блока памяти, формирователя видеосигналов, блока задания этапов контроля и соответ.ствующим выходом блока управления,Блок задания этапов контроля содержит первый счетчик, первый входкоторого соединен с первым входомпервого регистра и является соответствующим входом блока, второй входподключен к второму входу первогорегистра и первому выходу первого дешифратора, второй вход которого соединен с третьим входом первого регистра, первым входом второго дешифратора и является соответствующим входомблока, третий вход подключен к четвертому входу первого регистра и выходу первого счетчика, а четвертыйвход " к выходу второго дешифратора,второй вход которого соединен с выходом первого регистра, а второй итретий выходы первого дешифратора являются соответствующими выходами блока.При этом блок обработки избыточныхкодов содержит третий дешифратор,вход которого подключен к первым входам второго и третьего регистрови схемы сравнения и является соответствующим входом. блока, а выходподключен к первому входу коммутатора, второй вход которого соединен свторым входом схемы сравнения ивыходом второго регистра, а выходс первым входом сумматора по модулю два, второй вход которого является соответствуоцим входом блока, а выход подключен к второму входу второго регистра, третий вход которого соединен с третьим входом схемы сравнения, вторым входом третьего. регистра и является соответствующим входом блока, четвертый вход схемы сравнения подключен к третьему входу третьего.регистра и является соответствуоцим входом блока, а выход - выходом блока.Кроме того, блок управления содержит последовательно соединенные генератор опорной частоты, второй счетчик и четвертый дешифратор, выход которого подключен к входу первого формирователя синхроимпульсов и первому входу узла блокировки видеосигналов, второй вход которого соединен с первым входом второго формирователя синхроимпульсов и является входом блока, а третий входс выходом третьего формирователя синхроимпульсов и является одним из выходов блока, один из выходов первого Формирователя синхросигналов подключен к второму входу второго формирователя синхроимпульсов, третий вход которого соединен с входом третьего Формирователя синхроимпульсов и выходу генератора опорной частоты, выходы Формирователей синхросигналов и узла блокировки видеосигналов являются соответствующими выходами блока.На фиг, 1-6 представлены блок-схема устройства, Функциональные схемы блоков устройства и временные диаграммы работы устройства.Устройство содержит блок 1 памяти, ФОРмирователь 2 видеосигналов, телевизионный индикатор 3, блок ц управления, блок 5 задания этапсв контроля, блок 6 обработки избыточных кодов, первый счетчик 7, первый регистр 8, первый дешиФратор 9, второй дешифратор 10, третий дешифратор 11, второй регистр 12, третийрегистр 13, коммутатор 11, схему 15 сравнения, сумматор 16 по модулю два, генератор 17 опорной частоты, второй счетчик 18,четвертый дешифратор 19, первый формирователь 20 синхроимпульсов, узел 21 блокировки видеосигналов, второй формирователь 22 синхроимпульсов и третий формирователь 23 синхроимпульсов.15 20 40 5Устройство работает следующим образом.Все процессы синхронизируются по времени блоком 4 управления, который вырабатывает необходимые дискретные метки времени и управляющие сигналы и посылает эти метки и сигналы во все блоки и узлы устройства.Сжатое описание изображения из блока 1 памяти поступает в формирователь 2 видеосигналов, где преобразуется в последовательность импульсов засветки экрана ( видеосигнал ), которая проходит в телевизионный индикатор 3 и отображается на его экране.При работе устройства возможны следующие этапы контроля, на каждом из которых блок 6 обработки избыточных кодов функционирует соответствующим образом: установка блока обработки избыточных кодов в начальное состояние ( этап 1); прием импульсов засветки экрана с выхода формирователя 2 видеосигналов на вход информационных битов блока 6 обработки избыточных кодов, обработка блоком 6 информационных битов в соответствии с алгоритмом декоди рования двоичного избыточного кода, реализуемого блоком 6 (этап 1); прием проверочных битов избыточного кода с выхода блока 1 памяти на вход проверочных битов блока 6,обработка блоком 6 проверочных битов в соответствии с алгоритмом декодирования двоичного избыточного кода,реализуемого блоком (этап 11); принятие блоком 6 решения о наличии или отсутствии ошибок в последовательности импульсов засветки экрана - в видеосигнале (этап 1 У); запрет приема в,блок 6 как информационных, так и проверочных битов, без изменения состояния блока (приостанов); проверочные биты избыточного кода, загружаемые в блокпамяти источником информации, вычисляются в предположении, что информационными битами является последовательность импульсов засветки экрана, поступающая на вход информационных битов блока 6 обработки избыточных кодов.Какой именно этап контроля необходимо осуществлять в данный момент, определяет блок задания этапов контроля, который с помощью дискретных меток времени, получаемых от блока 4 управления, формирует одну из заданных временных диаграмм процесса контроля. Выбор той или иной диаграммы осуществляется блоком 5 на основе информации, поступающей на его вход.Сигналы, указывающие блоки 6 обработки избыточных кодов, какой имен" но этап контроля необходимо выпол- . нять в данный момент, поступают с выхода блока 5 задания этапов контроля на соответствующий вход блока обработки избыточных кодов. В соответствиис этими сигналами блок 6 устанавливается в исходное состояние (этап 1),затем принимает последовательностьимпульсов засветки экрана на вход информационных битов (этап 1).При этом импульсы, поступающие на вход информационных битов, воспринимаются и обрабатываются блоком 6 как информационные биты избыточного кода. Далее блок 6 принимает и обрабатывает проверочные биты избыточного кода, которые поступают из блока 1 памяти на вход проверочных битов (этап ). Допустимо, чтобы этап Р во времени предшествовал этапу П.Выполнив над проверочными и информационными битами преобразования, которые определяются алгоритмом декодирования двоичного избыточного кода, реализуемогоблоком, блок 6 принимает решение (этап У) о наличии или отсутствии ошибок в информации на выходе формирователя 2 видеосигналов, т.е. о наличии или отсутствии ошибок в последовательности импульсов засветки экрана. При наличии ошибки, на выходе блока 6 обработки избыточных кодов, появляется сигнал, свидетельствующий о недостоверности отображаемой информации. Этот сигнал в системе, использующей дисплей, может, например, выдаваться: на специальный индикатор лампочку); в блок автоматизированного контроля всей системы и т.д.Временная диаграмма процесса контроля выбирается с учетом следующих обстоятельств; необходимости выявлять отказы или сбои дисплея необходимости контролировать всю информацию, выводимую на экран, или только особо важную ее часть; возможности источника отображаемых данных, который посылает информацию в блок 1 памяти в части вычислителя проверочных битов, и загрузки источника этими вычислениями; профи 25 50 35 45 50 55ПС 7 9419лактическим или непрерывным характером контроля; допустимости потерьвремени на контроль (в особенностина этапы И и 1 У) в видимой части ТВкадра или, напротив необходимостиосуществлять контроль (в частности,этапы И и 1 У) только во время обрат,ного хода ТВ луча по строке и покадру:- длины избыточного кода, реализуемого блоком 6 и т.д,Примеры временной диаграммы процесса контроля представлены наФиг, 5 и 6, где приняты обозначения: 15ГСИ - гасящий строчный импульс;ПП (правое поле) - формируетсяблоком 4 управления и формирователем2 видеосигналов, зона отсутствияизображения в. правой части ТВ строки. 2 вЦелесообразность формирования такойзоны связана, в частности с наличиемкраевых искажений и с необходимостьюразмещать в символьной строке целоечисло символов; 25ГКИ гасящий кадровый импульс;1,11,6,1 У - соответствующие этапыконтроля;- приостанов декодера бизбыточного кода;ОИ - отображение информации в ТВ строке;ФИ - фрагмент изображения,ФИ (К) - контролируемый ФИ;35ФИ (НК) - неконтролируемый ФИ;ФИ (ПБ) - ФИ, сжатое описаниекоторого представляетсобой проверочныебиты;4 О11 количество ТВ строк вч-м Фрагменте изображения;ч - номер ТВ строки, с которой начинается 1-йфрагмент изображения;Цикл контроля - один период работы контрольного оборудования дисплея(в следующем периоде контрольноеоборудование работает аналогично);ДБВ - дополнительная блоЮкировка видеосигнала.На фиг. 5 а цикл контроля по времени полностью укладывается в ТВ строку, и в каждой ТВ строке контроль начинается сначала.На фиг. 5 б и ба, б цикл контроляначинается сначала с каждым новымимпульсом ГКИ,86 8 На Фиг, б а для примера показано, что контролируемыми являются два Фрагмента изображения. В общем случае количество и размещение этих фрагментов на экране произвольны.На п-й ТВ строке (фиг. ба) имеет место ФИ (ПБ), и из блока 1 памяти на вход проверочных битов блока 6 передаются проверочные биты, причем передаются именно в то время, когда в ТВ строке производится отображение информации. Такой подход упрощает управление блоком памяти, так как позволяет считывать проверочные биты точно так же, как считывается сжатое описание изображения. Однако при этом проверочные биты могут восприниматься формирователем 2 видеосигналов как сжатое описание изображения, преобразовываться в видеосигнал и отображаться на экране. Если такое отображение нежелательно, то блок 4 управления, получив от блока 5 задания этапов контроля информацию, что имеет место на этап В контроля, осуществляет дополнительную блокировку видеосигнала (ДБВ) по входу блока 4, Сказанное являе 1- ся одним из случаев использования сигналов блока 5 задания этапов контроля в блоке 4 управления. Кроме того, блок 4 может изменить, в частности уменьшить, количество слов, считываемых из блока 1 памяти во время-й ТВ строки, т.е. во время ФИ (ПБ),по сравнению с другими ТВ строками. Это изменение полезно, когда количество проверочных битов отличается от количества битов сжатого описанияизображения для одной .ТВ строки.Реализация временной диаграммы осуществляется в блоке 5 заданияэтапов контроля с помощью связанных друг с другом и с блоком 4 управления первого счетчика 7 первого регистра 8 и дешифратора 9 (Фиг, 2).Первый счетчик 7 подсчитывает дискретные метки времени, поступающиеот блока 4 управления, а первый дешифратор 9 выделяет необходимые состояния счетчиков и/или необходимыеметки времени. При этом с помощьюпервого регистра 8 и второго дешифратора 10 учитывается тип фрагментаизображения. Связь блока 5 задания этапов контроля с выходом блока 1 памяти поз.воляет осуществить гибкое изменение.изображения,.Пример кодирования типа Фрагментаизображения приведен в таблице (сокращения такие же, как на Фиг.ба),Работа блока 5 (фиг. 5) рассматривается на примере реализации вре- з менной диаграммы процесса контроля (фиг. ба). Изображение в этом случае разделяется на фрагменты (ФИ), каждый из которых включает целое число ТВ строк. 1-му фрагменту изображения в блоке 1 памяти соответствует следующая информация; КодироСокращенноевание обозначениетипа П(к 01 П ПС ПС ПС НК) 0 ПБ) 1 У ПС В дисплее может быть предусмотрено изменение режима отображения информации (смена масштабов, изменение способа сжатия изображения, измене" ние количества знакомест в строке и т.д.). В этом случае изменение режима отображения удобно осуществлять в начале нового фрагмента изоб ражение. В частности можно включать в 1-е управляющее слово код режима отображения 1-го фрагмента.Временная диаграмма (фиг. 6 а) реа лизуется следующим образом. Импульс ГКИ поступает из блока 4 управления на вход синхронизации блока 5 задания этапов контроля и выделяется первым дешифратором 9, который в течение действия ГКИ выдает на выходе блока 5 задания этапов контроля информацию о том, что имеет место этап 1 процесса контроля. ГКИ на вход синхронизации из блока 4 управления (в числе прочих необходимых импульсов) поступают импульсы ГСИ и импульсы, соответствующие ППИмпульс ГСИ и импульс ПП выделяются первым дешифратором, который в тецение действия этих импульсов (независимо от типа фрагмента) выдает на временной ди а гр аммы конт роля в процессе функционирования дисплея. и фрагмента изображени Контролируемый фрагмент изобраения (ФИ) без дополнительной блоировки видеосигнала (ДБВ) онтролируемый ФИ с ДБВеконтролируемый ФИ без Д ФИ, сжатое описание которого пре ставляет собой проверочные биты (с ДБВ) выход блока 5 информацию о том, чтоимеет место приостанов блока 6. Исключение составляет импульс ПП вовремя фрагмента ФИ (ПБ), когда первым дешифратором 9 выдает=я сигнало том, что имеет место этап 1 У.Во время первого (после окончания ГКИ) импульса ГСИ из блока 1памяти в блок 5 задания этапов контроля загружается 1-е управляющееслово, при этом код типа 1-го фраг.мента загружается в первый регистр(регистр типа фрагмента), а длина2 1-го фрагмента в первый счетчик7 (счетчик длины фрагмента).Счетчик 7 длины фрагмента, получая на счетный вход из блока 4 импульсы ГСИ, вырабатывает через 2ТВ строк сигнал, что 1-й фрагментзакончен, Этот сигнал поступает 50в регистр 8 типа фрагмента и первыйдешифратор 9, который сообщает обокончании фрагмента блоку 4 управления. Во время (21+ 1)-го импульсаГСИ из блока 1 памяти в блок 5 задания этапов контроля загружается2-е управляющее слово (код типа 2-гофрагмента загружается в регистр 8).Через 2 ТБ строк после второй за"11 9419 грузки счетчик 7 длины фрагмента вырабатываег сигнал, что 2-и Фрагмент закончен, и в блок 5 во время.( 1, + + Ь + 1)-го импульса ГСИ загружается 3"е управляющее слово. Загрузка последующих управляющих слов в блок 5 производится аналогично " счетчик 7, имея соответствующее начальное состояние и получая на счетный вход импульсы ГСИ, вырабатывает через 30 ; ТВ строк после начала 1-го фрагмента сигнал об окончании 1"го фраг. мента. Во время первого ГСИ после этого сигнала в блок 5 загружается (1 + 1)-е управляющее слово. Таким 5 образом, в течение действия каждого ФИ в регистре 8 типа Фрагмента хранится код типа этого ФИ. Код типа фрагмента дешифрируется вторым дешифратором 1 О ( дешифратором типа 2 о Фрагмента). Результаты дешифрации поступают в первый дешифратор 9, который, используя эти результаты и получая от блока 4 управления импульсы, соответствующие ПП, ОИ и ГСИ, 25 формирует и выдает на выходы блока 5 задания этапов контроля информации о том, что имеет место этап П или 111 или 1 У процесса контроля (см. таблицу), Кроме того, первый дешифра- зо тор 9 выдает блоку 4 управления инФормацию о необходимости дополнительной блокировки видеосигнала во время ОИ (для типов 01, 11).Отметим, что ДБВ для Фрагмента ФИ (К, БВ) может быть целесообразна, если это - специальный тестовый Фрагмент, несообщающий оператору информации.Вместо количества 1; ТВ строк в 4 В 1-м фрагменте изображения в счетчик 7 длины фрагмента можно загружать (в качестве длины фрагмента) количество слов блока 1 памяти, составляющих 1-й фрагмент сжатого описания изоб 45 ражения. В этом случае на отчетный вход счетчика 7 необходимо подавать из блока 4 импульсы, опрашивающие блок 1 памяти, Структура блока 5 останется такой же.Рассмотрим работу блока 4 управления (фиг. 4). Генератор 17 опорной частоты, второй счетчик 18 и четвертый дешифратор 19 в совокупности позволяют получить метки времени, по55 которым первый Формирователь 20 синхроимпульсов вырабатывает ТВ синхроимпульсы ХГКИ, ГСИ, второй формирователь 22 синхроимпульсов выдает команды 86 12 на обращение к блоку 1 памяти, атретий формирователь 23 синхроимпульсов вырабатывает импульсы разложения по строке, Узел 21 блокировкивидеосигналов блокирует видеосигналво время обратного хода луча по строке и по кадру, а также по сигналу,поступающему на его вход. Второйформирователь 22 синхроимпульсов всвоей работе также учитывает этапыконтроля.Для повышения вероятности обнару-жения ошибки в последовательностиимпульсов засветки экрана и, следовательно, для повышения достоверности отображения информации целесообразно заложить в блок 6 возмож"ность реализации не одного, а двухи более различных избыточных кодов.Указанные коды могут быть ориентированы на обнаружение ошибок разных типов, например один код ориентирован на обнаружение независимыхошибок, а другой - на обнаружениепакетов ошибок.Для реализации указанной возможности блок 6 содержит(фиг. 5) тре"тий регистр 13 (регистр заданиякода ) и третий дешифратор 11 (дешифратор кода). При этом из блока1 памяти третий регистр 13 в определенные моменты времени, задаваемые блоком 4 управления и блоком 5,получают информацию, позволяющуюэтому узлу решить, какой именно код(из заложенных в блок 6 ) следуетреализовать в данный момент,Рассмотрим процесс выбора кодаблоком 6 для примера в случае, ког"да реализуется временная диаграмма процесса контроля вида рис.ба.В этом случае в 1-е управляющвеслово, кроме информации о длине итипе Фрагмента, вводится номерреализуемого кода. В момент, ко;даблок 5 задания этапов контролязагружается длина ; и код типа1-го фрагмента, в регистр 13 задания кода загружается часть управ"ляющего слова, являющегося номеромкода, который нужно реализоватьво время 1-го Фрагмента. Момент загрузки определяется в блоке 5 задания этапов контроля и сообщаетсяна второй вход регистра 13 заданиякода. Дешифратор 11 выбора кодапреобразует номер кода в вид, удобный для управления коммутатором 14.До тех пор, пока номер кода в ре13 с 4198гистре 13 задания кода не изменится, блок 6.будет реализовать этоткод.Блок обработки избыточных кодов(Фиг, 3) включает в себя схему 15сравнения, второй регистр 12 (регистр сдвига)коммутатор 14 и сумматор 16 по жодулю два.На этапе 1 регистр 12 сдвигаустанавливается в начальное состоя" вние, например в нулевое. На этапН регистр 12 сдвига, коммутатор 14и сумматор 16 по модулю два совместно образуют регистр сдвига слинейной обратной связью. Причем ивид этой связи определяется сигналами, поступающими на первый входкоммутатора 14. В зависимости отсигналов на первом входе коммутатор 14 подключает на вход сумматора 16 выходы тех или иных разрядов регистра 12 сдвига. Тем самымизменяется вид обратной связи и,следовательно, изменяется избыточный код, реализуемый блоком 6. 2 з. Работа регистра сдвига с линей"ной обратной связью на этапе И осуществляется следующим образом. Напервый вход (вход синхронизации)регистра 12 сдвига поступают дискрет- зфные метки времени - импульсы разложения, каждый из которых соответствует одной точке на экране, т.е. определяет время действия очередногоимпульса Озасветки экрана.35(Импульс О может появиться или непоявиться, в зависимости от того,белой или черной должна быть соответствующая точка на экране).С каждым импульсом разложения инФормации в регистре 12 сдвига сдвига"ется на один разряд влево, а в "освободившейся" (самый правый) разрядрегистра записывается сумма, вычисленная сумматором 16 по модулю два. Сла-гаемыми этой суммы являются: соответствующий (по времени) импульс 0(если он появится на входе информационных битов); значения разрядов регистра 12 сдвига, прошедаие до сдеигачерез коммутатор 14 на входы сумматора 16 по модулю два.Йо окончанию этапа Н в регистре 12сдвига образованы проверочные биты.На этапе В эти проверочные биты, вычисленные в процессе контроля, сравниваются с проверочными битами, вы"численными заранее источником информации и записанными в блоке 1 памяти. 6Сравнение осуществляется схемой 15 сравнения. На второй вход схемы 15 сравнения поступают с выходов регистра 12 сдвига проверочные биты, вычисленные в процессе контроля (инФормация в регистре 12 сдвига в тече" ние этапов 6 и 1 У не изменяется).На четвертцй вход схемы сравнения из блока 1 памяти поступают проверочные биты, вычисленные заранее источником информации. Схема 15 сравнения выполняет сравнение, и если вроверочные биты, вычисленные на этапе П контроля, не совпадают с проверочными битами, поступившими на этапе М из блока 1 памяти, то на выходе схемы сравнения появляется сигнал оаибки, поступающей на выход блока 6 (этап 1 У)Для обеспечения автономности контроля, уменьщения зависимости конт роля от источника информации, снижения загрузки источника информации и каналов связи, обеспечения возможности тестирования без подключения к источнику информации в состав дисплея с контролем может быть введена постоянная память тестов. Тесты должны содержать сжатое описание изображения и проверочные биты, соответствующие видеосигналу, который должен быть получен из этого сжатого описания Формирователем 2 видеосигнала. Кроме того, тесты могут содержать служебную информацию, необходимую для организации работы дисплея при контроле, например информацию, необходимую для задания этапов контроля. Часть времени работы дисплея выделяется для тестирования. Если тестирование непрерывное, то целесообразной может оказаться временная диаграмма процесса (Фиг. 6 б ). В этом случае тестирование не занимает видимой части ТВ кадра, Если тестирование проводится относительно ред." ко, то могут быть использованы временные диаграммы фиг. 5 б и ба. Перед началом контроля инФормация из постоянной памяти тестов переписывается в блок 1 памяти.Перепись может выполняться в течение этапа 1 контроля, когда блок 6 устанавливается в начальное состоя- ние. Далее процесс контроля осущест" вляется так, как было описано выше.Технико-экономические преимущества изобретения заключаются в повыаении надежности устройства и достоверности отображаемой инфррмации за941986 третьего регистров и схемы сравненйяи является соответствующим входомблока, а выход подключен к первомувходу коммутатора, второй вход которого соединен с вторым входом схемы сравнения и выходом второго регистра, а выход - с первым входомсумматора по модулю два, второй входкоторого является соответствующимвходом блока, а выход подключен квторому входу второго регистра, третий вход которого соединен с третьимвходом схемы сравнения, вторым входом третьего регистра и является соответствующим входом блока, четвертыйвход схемы сравнения подключен ктретьему входу третьего регистра иявляется соответствующим входом блока, а выход - выходом блока.4. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления содержит последовательносоединейные генератор опорной частоты, второй счетчик и четвертый дешифратор, выход которого подключен квходу первого формирователя синхроимпульсов и первому входу узлаблокировки видеосигналов, второйвход которого соединен с первым входом второго формирователя синхроимпульсов является входом блока, а третий вход - с выходом третьего формирователя синхроимпульсов и являет- .ся одним из выходов блока, один извыходов первого формирователя синхросигналов подключен к второму входуФормирователя синхроимпульсов, третий вход которого соединен с входомтретьего Формирователя синхроимпульсов и выходом генератора опорнойчастоты, выходы Формирователей синхросигналов и узла блокировки видео сигналов являются соответствующими выходами блока Формула изобретения 1. Устройство для контроля дисплеясодержащее последовательно соединенные блок памяти, формировательвидеосигналов и телевизионный индикатор, управляющие входы которыхподключены к соответствующим выходам блока управления, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства и дос зтоверности отображаемой информации,оно содержит блок задания этаповконтроля, соединенный двухстороннейсвязью с блоком управления, входкоторого подключен к выходу блокапамяти, и блок обработки избыточныхкодов, входы которого соединены с выходами блока памяти, формирователявидеосигналов, блока задания этаповконтроля и соответствующим выходом рблока управления,2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок задания этапов контроля содержит первый счетчик, первый вход которогосоединен с первым входом первого1регистра и является соответствующимвходом блока, второй вход подключенк второму входу первого регистра ипервому выходу, первого дешифратора,второй вход которого соединен с третьим входом первого регистра, первымвходом второго дешифратора и является соответствующим входом блока,третий вход подключен к четвертому 4 ввходу первого регистра и выходу первого счетчика, а четвертый входк выходу второго дешифратора, второйвход которого соединен с выходом первого регистра, а второй и третий выходы первого дешифратора являютсясоответствующими выходами блока.3. Устройство по и. 1, о т л и -ч а ю щ е е с я тем, что блок обработки избыточных кодов содержиттретий дешифратор, вход которого подключен к первым входам второго и 20 счет более полного охвата контролемоборудования дисплея,Источники информации,принятые во внимание при экспертизеПатент Японии Ю 54-368,кл, 9/7, 1979.2Авторское свидетельство СССРИ 551645, кл. С 06 К 15/20, 1974