Кодек несистематического сверточного кода

(51)з Н 03 М 13/12 ИЯ Т ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ ИЗОБ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР М 1327296, кл. Н 03 М 13/00, 1985.Авторское свидетельство СССР В 1580567, кл. Н 03 М 13/12, 1989, (54) КОДЕК НЕСИСТЕМАТИЧЕСКОГО С 8 ЕРТОЧНОГО КОДА(57) Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах цифровой связи. Цель изобретения - повышение помехоустойчивости кодека. Кодек содержит передающую сторону 1, приемную сторону 2 и канал связи 3, Передающая сторона 1 содержит кодеры 4 и 5. Приемная сторона 2 содержит вычислитель 6 синдрома, вычислитель 7 оценок, блок 8 сумматоров по модулю два, анализатор 9 синдрома, коммутатор 10. мажоритарный элемент 11, декодеры 12 и 13, генератор 14 импульсов, ключевой элемент 15, элемент ИЛИ 16, фор, Я, 1714812 А 1 мирователь 17 временного интервала, пороговый счетчик 18, блок 19 задержки кодовой последовательности, вычислитель 20, вычислитель 21 оценок, блок 22 сумматоров по модулю два, анализатор 23 синдрома, коммутатор 24, мажоритарный элемент 25, первы 26 и второй 27 блоки запрета коррекции, блок 28 управления коррекцией, блок 29 задержки сигнала запрета коррекции, декодер 30, корректор 31 синдрома. Сущность изобретения состоит в том, что с введением новых элементов и связей реализуется новая дисциплина функционирования.,Эта дисциплина функционирования состоит в том, что производится декодирование кодовых последовательностей, которые непосредственно поступают из канала связи,и задержанных кодовых последовательностей. При этом при декодировании в первом случае определяется факт наличия ошибки кратности выше, чем позволяет исправлять применяемый ортогональный код, который испол ьзуется и ри декодировании задержанных кодовых последовательностей для запрета выдачи искаженной информации получателю и предотвращения размножения ошибок, 1 з.п. ф-лы, 2 ил.В сООтветствии с Ялгоритк 1(1 м 1)абс Г 1.:1; О дека ВО Втором коммта 1 Оре 24 происход 111 исключение из рассмотрения на В(оде Второго мажоритарного злеменга 5 той оцен - ки Е 1, номер которой совпадает с отлично. от нуля функцией 11, формируемой во втором анализаторе 23 синдрома и подключаемойй к пеовым управляющим входам втоуОго коммутатора 24 при Т, =: 1. Скорректированная система Оценок Е 1 поступяет на Втооой мажоритарный злемент 25, где происход 1 Г 1 принятие решения О достоверности каждОГо инфОрмационного симвОла пОследОвятельности М (х), Далее информационная последовательность М 1 Х) через первыЙ бло. 26 запрета коррекции поступает на вход третьего декодера 3 О, 1 дс формлру 1 отся последовательности видя(7), которые поступа,ют на ВхОДы ВторОГО блока 22 сумматорОВ пс модулю два, Одновременно с этим сигнал с . выхода первого блока 26 запрета коррекции поступает на управляющий вход вычислителя 21 оценок и на первый вход корректора 31 синдрома. По соответствующим сигналам пооисходит коорекция соотнетству 1 ощих разрядов регистра сдвига второго Вычислителя 21 Оц 8 нок и ВтОроГО анализатора 23 синдрома, С третьего выхода тоетьего декодера ЗО неискаженная информация поступает получателю, Очередной си нал вызывает повторение описанных операций,Б случае, 8 сли В кЯнале 3 сВязи на Длине кодового ограничения возникла трех- и более кратная ошибка, исправляющей способности ортогонального несистематическс 1.о сверточного кода, Входящего в состав квя. ЗИОРТОГОНЯЛЬНОГО г 18 СИСТВМЯТИЧ 8 СКОГ сверточного кода, недостаточно дггя корр:.;.- ции Ошибок. Работа кодека Яналогична Оп, санному, Пороговый счетчик 18 подсчитывает 1 исло импульсов ош 1 лбок с второго выхода первого анализатора 9 синдрома и формирует сигнал ня выходе, если пооисходит его переполнение ня временном интервале Ю тактов, По сигналу с вы,О- да порогового счетчика 18 блок 28 управления выдает сигнал на первый вход второго блока 27 запрета и через блок 29 на первый вход первого блока запрета 26, которые прекрящя от выдачу инфоомации с первого мажоригарного злемента ,1 и, спустя время задержки, установленное в блоке 29 задержки сигнала запрета коррекции, со второго мажоритарного злемента 25. Таким образом, отключая цепи выдачи информационной последовательности с первого мажоритарного злемента 11 на Время, равное ДЛИНЕ КОДОВОГО ОГРЯНИЧЕНИЯ Пк, МЫ ОЧИЩЯ- ем от возникшей ошибки регистры сдвига первого вычислит",ля 7 оценок, первого анан 9 ( д 1 ( 1 перн 1 1 Я 1 (, В.ООО 1 Он.ч( де,ьп 1 а, запгеьчая вы 13 ячу инд)оомяЦ:., )1 С,Ы;Ода ВТО:,"3 ОГО МЯХ,"ОРИТЯР 11 ОГО ЗЛ 8,н 1 а 21-, предотвращаем выдачуПо: Ч.": ГЯЛ 11 11 С 1 1 ХЕН 11 ОЙ ИН 0 ОО 1 ЯЦИИ и РЯЗм 11 хение Ошибки веко".:ировани 1, ОчишЯЛрегис, ры сдвига Второго вычислителя 21:я:иоь:ент вьдачи сигнала ня Второй Входе 11"1.(,ОЛОкд l,. с 11 ГР 81 Я 1 0131.) 1 ЦЮ./ 1 дстьис 1 акеннОЙ ин 1 ОБмационной посл ДОВЯ 1.5 -ельности может быть выдана получател 1 а,1 ГГдя как использонан 118 декодирования3:.Д(1 Р 1 ЯН НОЙ КОДОВОЙ 1 с ОС 1 ЕДО ВЯТел Ь 11 Ости и выбор нременл задержки в блоке 29зялержки сигнала управления коррекцией2 О позволяет исключить выдачу получателюис:яжанной информационной последовятельносги,г;О исте:ении нр 81.:, ни запрета корре 1- 1 ии блок 28 управления коррекцлел прекра 25 лает выдачу сигнала запрета коррекции. К.:1 тс; 1 у времени в реглстрях сдвига первогоНЬ 1 чИС ЛИТЕЛЛ 6 ОЦЕНОК, ПерНОГО ЯНЯЛИЗЯТОра9 с.:1,.;,.;81:а, первого 12 и второго 13 декодеров норОГО вычислителя 21 оценок, второЗО го анализатора 23 синдрома записаны81 лГналы, не исках(енные воздействием Об: рукенной ошиски, и декодирование информации продолжается согласноО 1- сэ 1 1 ому алгоритму.35 1 ахни 1 еское преимущество предлагаерго изобре гения по 1 рнв 1.18 ни 18 с извест:.,м состоит н том, что достигаетсяг,ень 818 ние помехоустойчивости за счетвведения блока задержки кодовой г оследо 40 нятел 1.ности, второго блока сумматоров по:юдулю два, второго вычислителя оценок,сторого вычислителя синдрома, второгоанализатора синдрома, ВтороГО коммутатОря, второго макорлтарного злемента, а так 5 хе блока уп Оа влек ил коррекцией, первого и810 рог 1 блоков запОета коррекции, блоказадержки сигнала управления и третьего де 1(одера и уменьшается вероятность ошибоч 1;Ого декодирования. соормула лзобретения 1, 1 одек несистематического сверточного ходя, содержащий канал связи, на передающей стороне - первый кодер, Вход 55 которого является входом кодека, первый -третий выходы первого кодера соединены с одноименными ВхОдями ВтороГО кодера, пе;,ВЫЙ и Второй Выходы котороГО пОдключены к Одноименным входам канала связи, ня Г 1 р 18 мной стороне - первый вычислительсиндрома, выход которого соединен с информационным входом первого анализатора синдрома, первые выходы которого соединены с первыми управляющими входами первого коммутатора, второй выход соединен со счетным входом порогового счетчика и первым управляющим входом ключевого элемента, первый выход генератора импульсов подключен к информационному входу ключевого элемента, выходкоторого подключен к информационномувходу формирователя временного интервала, выход которого подключен к первомувходу элемента ИЛИ, выход которого подключен к второму управляющему входу ключевого элемента и входам обнуления формирователя временного интервала и порогового счетчика, выход которого соединен с вторым входом элемента ИЛИ, первые и вторые входы первого вычислителя синдрома и первого блока сумматоров по модулю два попарно объединены и подключены к одноименным выходам канала связи, первый и второй выходы первого блока сумматоров по модулю два - к одноименным информационным входам первого вычислителя оценок, выходы которого соединены с соответствующими информационными входами первого коммутатора, выходы которого подключены к входам первого мажоритарного элемента, первый выход которого подключен к второму управляющему входу первого коммутатора, входы первого и второго декодеров соединены, первый выход первого декодера и первый и второй выходы второго декодера подключены соответственно к третьему входу первого вычислителя синдрома и третьему и четвертому 5 102030 входам первого блока сумматоров по модулю два, управляющий вход первого анэлизатора синдрома .подключен к первомувыходу первого вычислителя оценок, о т л ич а ю щ и й с я тем, что, с целью повышения помехоустойчивости кодека, в него введены корректор синдрома, блок управления коррекцией, блок задержки сигнала управления коррекцией, первый и второй блоки.запрета коррекции, вторые вычислитель синдрома, анализатор синдрома, блок сум. маторов по модулю два, вычислитель оценок, коммутатор, мажоритарный элемент, третий декодер и блок задержки кодовой последовательности, первый и второй входы и первый и второй выходы которого подключены соответственно к одноименным выходам канала связи и одноименным входам второго вычислителя синдрома и второго блока сумматоров по модулю два, первый и второй выходы которого подключены к одноименным информационным входам второго вычислителя оценок, выходы которого подключены к информационным входам второго коммутатора, выходы которого подключены к соответствующим входам второго мажоритарного элемента, первый и второй выходы которого подключены соответственно к первому управляющему входу второго коммутатора и первому входу первого блока запрета коррекции, выход которого подключен к управляющему входу второго вычислителя оценок, первому входу корректора синдрома и входу третьего декодера, первый, второй и третий вьходы которого - соответственно к третьему, к четвертому входам второго блока сумматоров по модулю два и к выходу устройства, второй вход и выход корректора синдрома - соответственно к первому выходу второго вычислителя оценок и первому входу второго анализатора синдрома, второй вход и выход которого подключены соответственно к выходу второго вычислителя синдрома и вторым управляющим входам второго коммутатора, второй выход генератора импульсов соединен с первым входом блока управления коррекцией, второй вход которого подключен к выходу порогового счетчика, а выход соединен непосредственно с первым входом второго блока запрета коррекции и через блок задержки сигнала запрета коррекции подключен к второму входу первого блока запрета коррекции, второй выход первого мажоритарного элемента подключен к второму входу второго блока запрета коррекции, выход которого подключен к входу первого декодера и управляющему входу первого вычислителя оценок,2, Кодек по п.1, о т л и ч а ю щ и й с я тем, что блок управления коррекцией содержит пороговый счетчик, элемент И и Т-триггер, выход которого подключен к первому входу элемента И и является выходом блока, выход элемента И соединен со счетным входом порогового счетчика, выход которого подключен к своему входу обнуления и входу обнуления Т-триггера, счетный вход которого и второй вход элемента И являются састветственно вторым и первым входами блока.фиг,2. Составитель А. СнисаренкоТехред М.Моргентал Корректор М. Мэксимишинец Редактор И. Горная Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Заказ 704 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-ЗБ, Раушская наб., 4/бИзобретение относится к вычислительной технике и технике связи и может быть использовано в системах цифровой связи,Известен кодек несистематическогосверточного кода, содержащий канал связи, кодер, вычислитель синдрома, анализаторсиндрома, вычислитель Оценок, коммутатори мажоритарный элемент,Недостатком известного кодека являе- ся низкая помехоустойчивость.Наиболее близким по технической сущности к предлагаемому кодеку является кодек несистематического сверточного кода, содержащий канал связи, на передающей стороне - первый и второй кодеры, на приемной стороне - вычислитель оценок, вычислитель синдрома, блок сумматоров по модулю два, анализатор синдрома, коммутатор, мажоритарный элемент, первый ивторой декодеры, генератор импульсов, .ключевой элемент, элемент ИЛИ, формирователь временного интервала и пороговый 20 счетчик.Недостатком известного кодека несистематического сверточного кода является 25низкая помехоустойчивость иэ-за эффекта размножения ошибок.Цель изобретения - помехоустойчивости эа счет предотвращения эффекта размножения ошибок,Поставленная цель достигается тем, что в кодек несистематического сверточного кода, содержащий канал связи, на передающей стороне - первый кодер, вход которого является входом кодека, первый - третий выходы первого кодера соединены с одноименными входами второго кодера, первый и второй выходы которого подключены к одноименным входам канала связи, на приемной стороне - первый вычислитель синдрома, выход которого соединен с информационным входом первого анализатора синдрома, первые выходы которого соединены с первыми управляющими входами первого коммутатора, второй выход соединен со счетным входом порогового, счетчика и первым управляющим входом порогового счетчика и первым управляющим входом ключевого элемента, первыйвыход генератора импульсов подключен к информационному входу ключевого элемента, выход которого подключен к информационному входу формирователя временного интервала, выход которого подключен к первому входу элемента ИЛИ, выход котороо подключен к второму управляющему входу ключевого элемента и входам обнуления формирователя временного интервала и порогового счетчика, выход которого соединен с вторым входом элемента ИЛИ, первые и вторые входы первого вычислителя синдрома и первого блока сумматоров по модулю два попарно объединены и подключены к одноименным выходам канала связи, первый и второй выходы первОго блошка сумматОров по модуло два подключены к одноименнь 1 м информационным входам первого вычислителя оценок, выходы которого соединены с соответствующими информационными входами первого коммутатора, выходы которого подключены к входам первого мажоритарного элемента, первый выход которого подключен к второму управляющему входу первого коммутатора, выходы первого и второго декодеров соединены, первый выход первого декодера и первый и второй выходы второго декодера подключены соответственно к третьему входу первого вычислителя синдрома и третьему и четвертому входам первого блока сумматоров по модул 1 о два, управляющий вход первого анализатора синдрома подключен к первому выходу первого вычислителя оценок, дополнительно введены корректор синдрома, блок управления коррекцией, блок задержки сигнала управления коррекцией, первый и второй блоки запрета коррекции, вторые вычислитель синдрома, анализатор синдрома, блок сумматоров по модулю два, вычислитель оценок, коммутатор, мажоритарный элемент, третий декоцер и блок задержки кодовой последовательности, первый и второй входы и первый и второй выходы которого подключены соответственно к одноименным выходам канала связи и одноименным входам второго вычислителя синдрома и второго блока сумматоров по модулю два, первый и второй выходы которого подключены к одноименным информационным входам второго вычислителя оценок, выходы которого подключены к информационным входам второго коммутатора, выходы которого подключены к соответствующим входам второго мажоритарного элемента, первый и второй выходы которого подключены соответственно к первому управляющему входу второго коммутатора и первому входу первого блока запрета коррекции, выход которого подключен к управляющему входу второго вычислителя оценок, первому входу корректора синдрома и входу третьего декодера, первый, второй и третий выходы которого подключены соответственно к третьему и четвертому входам второго блока сумматоров по модулю два и являются выходом устройства, второй вход и выход корректора синдрома подключены соответственно к первому выходу второго вычислителя оценок и первомувходу второго анализатора синдрома, второй вход и выход коГорого подключены сооветственно к выходу второго вычислителя синдрома и вторым управляющим входам второго коммутатора, второй выход генератора импульсов соединен с первым входом блока управления коррекцией, второй вход которого подключен к выходу порогового счетчика, выход соединен непосредственно с первым входом второго блока запрета коррекции и через блок задержки сигнала запрета коррекции к второму входу первого блока запрета коррекции, второй выход первого мажоритарного элемента подключен к второму входу второго блока запрета коррекции, выход которого подключен к входу первого декодера и управляющему входу первого вычислителя оценок.Блок управления коррекцией содержит пороговый счетчик, элемент И и Т-триггер, выход которого подключен к первому входу элемента И и является выходом блока, выход элемента И соединен со счетным входом порогового счетчика, выход которого подключен к своему входу обнуления и входу обнуления Т-триггера, счетный вход которого и второй вход элемента И являются соответственно вторым и первым входами блока.Сущность изобретения состоит в том, что с введением новых элементов и связей реализуется новая дисциплина функционирования кодека несистематического сверточного кода: производится декодирование кодовых последовательностей, которые непосредственно поступают иэ канала связи, и задержанных кодовых последовательностей, При этом при декодировании в первом случае определяется факт наличия ошибки кратности выше, чем позволяет исправлять применяемый ортогональный код, который используется при декодировании задержанных кодовых последовательностей для запрета выдачи искаженной информации получателю и предотвращения размножения ошибок.На фиг,1 приведена блок-схема кодека несистематического сверточного кода; на фиг.2 - структурная схема блока управления коррекцией,Кодек несистематического сверточного кода состоит из передающей 1 и приемной 2 сторон и канала 3 связи. Передающая сторона 1 содержит первый 4 и второй 5 кодеры. Приемная сторона 2 содержит первый вычислитель 6 синдрома, первый вычислитель 7 оценок, первый блок 8 сумматоров по модулю два, первый анализатор 9 синдрома, первый коммутатор 10, первый мажоритарный элемент 11, первый 12 и второй 13 декодеры, генератор 14 импульсов, ключевой элемент 15, элемент ИЛИ 16, формиро 5 10 15 20 25 30 35 40 45 55 ватель 17 временного интервала, гюроговый счетчик 18, блок 19 задержки кодовой последовательности, второй вычислитель 20 синдрома, второй вычислитель 21 оценок, второй блок 22 сумматооов по модуле два, второй анализатор 23 синдрома, второй коммутатор 24, второй мажоритарный элемент 25, первый 26 и второй 27 блоки запрета коррекции, блок 28 управления коррекцией, блок 29 задержки сигнала запрета коррекции, третий декодер 30 и корректор 31 синдрома,Первый кодер 4, генерирующий кодовые слова ортогонального несистематического сверточного кода, предназначен для формирования по информационным символам символов проверочной последовательности. В качестве кодера используется регистр сдвига, связанный с сумматорами по модулю два. Длина регистра сдвига, число сумматоров по модулю два и их связи оп ределя ются порождающими многочленами ортогонального несистематического сверточного кода. Вход первого кодера 4 является информационным входом устройства, а первый - третий выходы подключены к соответствующим входам второго кодера 5.Второй кодер 5 предназначен для формирования добавочных проверочных разрядов в порождающих многочленах кваэиортогонального несистематического сверточного кода, позволяющих обнаружить факты ошибочного декодирования принятых информационных сигналов на приемной стороне 2. Второй кодер 5 представляет собой регистр сдвига, связанный с сумматорами по модулю два, число разрядов регистра сдвига и связи с сумматорами обусловливаются видом дополнительных многочленов в порождающих многочленах кввэиортогонального несистематического свертсчного кода. Первый и второй выходы второго кодера 5 подключены к соответствующим эходам канала 3 связи,П-. рвый вычислитель 6 синдрома предназначен для умножения принятых из канала 3 связи кодовых последовательностей кваэиото гон ального несистематического свергочного кода на порождающие много- члены ортогонального несистематического сверточного кода Р 02 (х) и Р 01(х) и для формир;в;-.и,;я синдромной последовательности, П-,рвый вычислитель 6 синдрома предста",ляет сооои регистрь сдвига и сум матер г;о модулю два, длина регистров исвязи с сумматором по модулю два определяото. порождающими многочленами Ро 1 х) и Рох) ортогонального несистематического сверточного кода. Первый и второй входы пэг.ваго вычислителя 6 синдрома под 1714812ключены к одноименным выходам канала 3 связи, управляющий вход соединен с выходом первоо декодера 12, а выход - с информационным входом первого анализатора 9 синдрома.Первый вычислитель 7 оценок предназначен для формирования сигналов оценок Е 1, ортогональных относительно информационного символа, из кодовых слов ортогонального несистематического сверточного кода и представляет собой регистры сдвига, связанные с сумматорами по модулю два. Длина регистров сдвига, число сумматоров по модулю два и их связи определяются структурой ортогональных оценок для каждых конкретных многочленов ортогонального несистематического сверточного кода. Первый и второй входы первого вычислителя 7 оценок подключенык одноименным выходам первого блока 8 сумматоров по модулю два. управляющий вход соединен с выходом второго блока 27 запрета коррекции, первый выход подключен к управляющему входу первого анализатора 9 синдрома, выходы первого вычислителя 7 оценок подключены к соответствующим информационным входам первого коммутатооа 10,Первый блок 8 сумматоров по модулю два предназначен для исключения из рассмотрения на входах первого вычислителя 7 оценок дополнительных проверочных последовательностейй М (х) Рд 1(х) и М (х) Рд 2 (х), образованных умножением информационной последовательности У (х) на дополнительные порождающие многочлены Рд 1(х) и Рд 2(х) в кодере, генерирующем кодовые слова квазиортогонального несистематического сверточного кода, Первый блок 8 сумматоров по модулю два представляет собой сумматоры по модулю два по числуформируемых на передающей стороне 1 проверочных последовательностей. Первый и второй входы первого блока 8 подключены к одноименным выходам канала 3 связи, третий и четвертый входы - соответственно к первому и второму вьходам второго декодера 13.Первый анализатор 9 синдрома предназначен для хранения и анализа синдромной последовательности и представляет собой регисто сдвига с обратными связями для записи синдромной последовательности и соединенный с ним логический блок, вырабатывающий следующие сигналы управления первьм коммутатором 10:Т 1 =%ы:,.Тз = ЯЯ, 56 + 515, (1) Т 4 = Я+ Я;Сг 5;Ъ+ ЯзЯаЯ 6, 40 45 50 55 модулю два определяются видом многочле/ //нов Р (х) и Р (х), Второй декодер 13 образован регистром сдвига и сумматорами по модулю два, Длина регистра сдвига, число сумматоров по модулю два определяются видом дополнительных многочленов Рд 1 (х) и Рд 2 (х), Входы первого 12 и второго 13 декодеров объединены и подключены к выходу второго блока 27 запрета коррекции, выход первого декодера 12 подключен к управляющему входу первого вычислителя 6 синдрома, первый и второй выходы второго декодера 13 подключены соответственно к третьему и четвертому входам первого блока 8 сумматоров по модулю два.Генератор 14 импульсов формирует импульсы, необходимые для работы формирователя 17 временного интервала и блока 28 управления коррекцией.Ключевой элемент 15 предназначен для подачи импульсов с выхода генератора 14 импульсов на вход формирователя 17 временного интервала в промежуток времени Последовательный выход регистра сдвига первоо анализатора 9 синдрома подключен к ключевому элементу 15 и пороговому счетчику 18.Первый коммутатор 10 предназначендля исключения из рассмотрения на входе мажоритарного элемента 11 той оценки Е, номер которой совпадает с номером отличной от нуля функции Т 1, в случае, если То - 1. К первым управляющим входам первого коммутатора 10 подключены выходы первого анализатора 9 синдрома, к второму управляющему входу - первый выход первого мажоритарного элемента 11, выходы первого коммутатора 10 соединены с соответствующими входами первогомажоритарного элемента 11,Первый мажоритарный элемент 11предназначен для принятия решения о до 20 стоверности принятых символов по большинству оценок Е 1 на первом выходе, атакже для формирования на втором выходена основе оценок Е сигнала То. Таким образом25 То = (Е 1 Е 2 ЕзЕ 4+ (Е 1 Е 2 ЕзЕ 4) + (ЕЕгЕзЕ 4)++ (Е 1 ЕЕзЕа) + (Е 1 ЕзЕзЕ 4) + (Е 1 ЕгЕзЕ), (2)Второй выход первого мажоритарного элемента 11 подключен к второму входу второго блока 27 запрета коррекции.30 Первый 12 и второй 13 декодерыпредставляют собой схемы умножениядекодированной информационной последовательности на многочлены вида Р (х) ==Р 02 (х) Рд 1 (х) и Р (х) = Р 01 (х) Рд 2 (х), Рд 1 (х) и35 Рд (х). Первый декодер 12 образован регистром сдвига с сумматорами по модулю два,длина регистра сдвига, число сумматоров поат момента поступления на первый управляющий вход ключевого элемента 15 сигнала а наличии ошибок до момента поступления на его второй вход сигнала с выхода элемента ИЛИ 16.Элемент ИЛИ 16 предназначен для установки в закрытое состояние ключевого элемента 15 и обнуления порогового счетчика 18 в случае поступления на входы элемента ИЛИ 16 сигнала переполнения как с выхода порогового счетчика 18, так и с выхода формирователя 17 временного интервала. К первому входу элемента ИЛИ 16 подключен выход формирователя 17 временного интервала, к второму входу - выход порогового счетчика 18. Выход элемента ИЛИ 16 соединен с управляющим входом ключевого элемента 15 и входом обнуления порогового счетчика 18 и формирователя 17 временного интервала,Формирователь временного интервала 17 предназначен для установления временного интервала анализа информации, поступающей на вход порогового счетчика 18. В качестве формирователя 17 временного интервала используется счетчик, порог срабатывания которого выбирается исходя из допустимой вероятности трансформации сообщений, длины кодовых ограничений, корректирующей способности квазиортогональнаго несистематического свертачного кода,Пороговый счетчик 18 предназначен для подсчета количества сигналов ошибок, поступающих с второго выхода первого анализатора 9 синдрома, и выдачи сигнала о наличии ошибок в случае перейолнения. Порог срабатывания порогового счетчика 18 выбирается исходя из корректирующих свойств кваэиортогональнаго несистематического сверточного кода и требований па допустимой вероятности трансформации сообщений.Блок 19 задержки кодовой последовательности предназначен для задержки кодовой последовательности и представляет собой два регистра сдвига, длина которых . выбирается согласно требуемому времени задержки. Первый и второй входы блока 19 подключены к одноименным выходам канала 3 связи, первый и второй выходы подключены соответственно к первым и вторым входам второго вычислителя 20 синдрома и второго блока 22 сумматоров по модулю два.Второй вычислитель 20 синдрома предназначен для умножения задержанных кодовых последовательностей квази- ортогонального несистематического сверточного кода на порождающие много 10 15 20 40 Рд 2 (х), ВтоРой блок 22 сУмматоРав по модУ- лю два представляет собой сумматоры по модулю два. Первый и второй входы второго блока 22 сумматоров подключены к соответствующим выходам блока 19 задержки кодо 50 вай последовательности, третий и четвертый входы - соответственно к первому и второму выходу третьего декодера 30,Второй анализатор 23 синдрома предназначен для хранения синдромнай после 55 довательнасти и представляет собой регистр сдвига с обратными связями для записи последовательности синдромов Я и соединенный с ним логический блок, вырабатывающий сигналы Т согласно выракению (1), Управляющий вход содинен с 25 30 35 члены ортогонального несистематического сверточного кода Ро 2 (х) и Ро 1(х) и для фармиравания синдрамной последовательности, Второй вычислитель 20 синдрома поедставляет собой регистры сдвига и сумматор по модулю два, Длина регистров сдвига и их связи с сумматором по модулю два определяются видам порождающих многачленов Ро 1(х) и Р 02 (х) ортогонального несистематического свертачного кода. Выхад второго вычислителя 20 синдрома подключсн к информационному входу второгоанализатора 23 синдрома. Второй вычислитель 21 оценок предназначен для формирования сигналов оценок Е, ортогональных относительно информационного символа, из задержанных кодовых слов ортогонального несистематического сверточного кода и представляет собой регистры сдвига, связанные с сумматорами по модулю два. Длина регистров сдвига, число сумматоров по модулю два и их связи определяются структурой проверок для каждых конкретных порождающих многочленов ортогонального несистематического сверточного кода, Выходы второго вычислителя 21 оценок подключены к информационным входам второго коммутатора 24, первый выход - к управляющему входу второго анализатора 23 синдрома, управляющий 1 вход соединен с выходом первого блока 26 запрета коррекции, а первый и второй входы - с соответствующими выходами второго блока 22 сумматоров по модулю два,Второй блок 22 сумматоров по модулю два предназначен для исключения из рассмотрения на выходах второго вычислителя 21 оценок дополнительных проверочных последа ватель настей М (х) Рд 1(х) и М (х) Рд 2 (х), образованных умножением информационной последовательности М (х) на дополнительные порождающие многочлены Рд 1(х) иодом корректора 31 синдрома, выход соединены с вторыми управляющими входами второго коммутатора 24,Второй коммутатор 24 предназначен для исключения из рассмотрения на входе второго мажоритарного элемента 25 той оценки Е, номер которсй совпадает с номером отличной от нуля функции Т 1, в случае, если То = 1, К первому управляющему входу второго коммутатора 24 подхвачен второй выход второго мажоритарного элемента 25, выходы второго коммутатора 24 подключень 1 к соответствующим информационным входам второго мажоритарного элемента 25,Второй мажоритарный элемент 25 предназначен для принятия решения о достоверности принятых символов по боль,шинству ортогональных оценок Е на первом выходе, а также для формирования на втором выходе на основе оценок Е сигнала То согласно выражению (2). Второй выход второго мажоритарного элемента 25 соединен с первым входом первого блока 26 запрета коррекции,Первый 26 и второй 27 блоки запрета коррекции предназначены для запрета выдачи информации с выходов второго 25 и первого 11 мажоритарных элементов соответственно на время, необходимое для очистки регистров сдвига первого вычислителя 6 синдрома, первого анализатора 9 синдрома, первого 7 и второго 21 вычислителей оценок, декодеров 12, 13 и ЗО по управляющему сигналу с выхода блока 28 управления коррекцией. Выход первого блока 26 запрета соединен с управляющим входом второго вычислителя 21 оценок и первым входом кооректора 31 синдрома и входом третьего декодера 30. Выход второго блока 27 запрета подключен к управляющему входу первого вычислителя 7 оценок и к объединенному входу первого 12 и второго 13 декодеров,Блок 28 управления коррекцией предназначен для выдачи управляющего сигнала на первый вход второго блока 27 запрета и через блок 29 задержки сигнала запрета коррекции на второй вход первого блока 26 запрета. Блок 28 управления коррекцией (фиг.2) содержит последовательно соединенные блок 32, блок 33 и блок 34, выход которого подключен к своему входу обнуления и входу обнуления блока 32, вход которого является входом блока 28 управления коррекцией, а выход - выходом блока 28 управления коррекцией и подключен к первому входу блока 33, к первому входу которого подключен второй вход блока 28 управления коррекцией, а выход соединен со счетным входом блока 34, В качестве 10 15 20 25 30 35 40 45 50 55 блока 32 используется Т-триггер, в качестве блока 33 используется элемент И, в качестве блока 34- пороговый счетчик, порог срабатывания которого выбирается равным длине кодового ограничения кваэиортогонального несистематического сверточно о кода, Второй вход блока 28 соединен с выходом порогового счетчика 18, первый вход - с вторым выходом генератора 14 импульсов, а выход - с первым входом второго блока 27 запрета и входом блока 29 задержки сигнала запрета коррекции,Блок 29 задержки сигнала запрета коррекции предназначен для задержки управляющего сигнала запрета коррекции, подаваемого на второй вход первого блока 26 запрета, Блок 29 представляет собой регистр сдвига, длина которого выбирается согласно требуемому времени задержки,Третий декодер ЗО предназначен для умножения декодированной с задержкой информационной последовательности на многочлены Рд 1 (х) и Рд 2 (х). Третий декодер представляет собой регистр сдвига, связанный с сумматорами по модулю два, длина которого и связи с сумматорами по модулю два определяются видом многочленов Рд 1 (х) и Рд 2(х). Вход третьего декодера 30 подключен к выходу первого блока 26 запрета, первый и второй выходы подключены соответственно к третьему и четвертому входам второго блока 22 сумматоров по модулю два, а третий выход - является информационным выходом устройства.Корректор 31 синдрома предназначен для коррекции соответствующих разрядов сдвига второго анализатора 23 синдрома и представляет собой сумматор по модула два, второй вход которого подключен к первому выходу второго вычислителя 21 оценок, первый вход - к выходу первого блока 26 запрета коррекции.При работе устройства возможны три случая: декодирование информации происходит при отсутствии ошибок, декодирование информации происходит при наличии ошибок, уровень которых меньше или равен корректирующей способности ортогонального несистематического сверточного кода, декодирование информации происходит при наличии ошибок, уровень которых больше корректирующей способности ортогонального несистематического сверточного кода.При декодировании информации в первых двух случаях устройство работает аналогично с известным с той разницей, что выдача символов информационной последовательности осуществляется с некоторой задержкой. При декодировании информации в третьем случае появляется воэмож 1714812ность обнаруживать не только ошибки, вес которых больше веса ошибок, которые способен исправлять ортогональный несистематический сверточный код, но и устранить эффект размножения ошибок, возникающий в известных устройствах,Кодек работает следующим образом,В исходном состоянии в регистрахсдвига первого 4 и второго 5 кодеров, первого вычислителя б синдрома, первого анализатора 9 синдрома, первого вычислителя 7 оценок, декодеров 12, 13 и 30, второго вычислителя 20 синдрома, второго вычислителя 21 оценок, второго анализатора 23 синдрома, блока 19 задержки кодовой последовательности, блока 29 задержки сигнала запрета коррекции записаны нулевые сигналы. Содержимое порогового счетчика 18 и формирователя 17 временного интервала также равно нулю. Выход генератора 14 импульсов ключевым элементом 15 отключен от входа формирователя 17 временного интервала. В первом 11 и втором 25 мажоритарных элементах установлено по 1+1роговое значение Е2, где - число ортогональных оценок, В пороговом счетчио омин ке 18 установлен порог у2 допустимого числа ошибок на интервале Ю тактов в принимаемых иэ канала 3 связи закодированных последовательностях. Сигнал с выхода порогового счетчика 18 появляется в том случае, если пороговое значение у оказывается превышенным. Блок 28 управления коррекцией по сигналу с выхода порогового счетчика 18 выдает управляющий сигнал, запрещающий выдачу информации с первого 11 и второго 25 мажоритарных элементов на время, равное пак - длине кодового ограничения квазиортогонального несистематического сверточного кода. В формирователе 17 временного интервала установлен порог числа тактов Я и сигнал на его выходе появляется в случае, если число И/ оказывается превышенным. Время задержки блока 19 задержки кодовой последовательности и блока 29 задержки сигнала запрета коррекции установлено равным пак.На вход кодека (вход кодера 4) в последовательном коде поступают с тактовым периодомдТ сигналы двоичной информационной последовательности М (х), Эта последовательность продвигается с тактовой частотой по разрядам регистра сдвига кодера 4 и далее по.разрядам реги стра сдвига кодера 5. В процессе этого движения последовательность М (х) преобразуется в последовательности вида М (х) (Рог (х) + Рд 2 (х) х,1 = М (х) Ркг (х), (3) М (х) (Р 01 (х) + Рд 1 (х) х ) = М (х) Р 1 (х),которые поступают в последовательном коде на входы канала 3 связи. При этом сигналы проверочных последовательностей М (х) 10 к Рк 1(х) и М (х) Рк 2 (х) иСкажаютсЯ возДействием помех Е 1(х) ь Ег (х), т,е, из канала 3 связи поступают двоичные последовательности вида П (х) М (х) Рк 1(х)+ Е 1(х), (4)П 2 (х) М (х) Рк 2 (х) + Ег (х),В случае отсутствия ошибок, т,е. Е 1(х)=Е 2 (х) = О, последовательности вида (3) поступают в разряды регистров сдвига первого вычислителя б синдрома и продвигаются по ним с тактовой частотой, В процессе этого 20 движения эти последовательности преобразуются в последовательности вида 25 П 1 (х) Р 02 (х) = М (х) Рк 1 (х) Р 02 (х), (5)П 2 (х) Р 01 (Х) = М (Х) Рк 2 (х) Р 01 (Х),(х) Рд 1 (х) + Р 01 (х) Рд 2 (х = О,Таким образом, если в канале 3 связи ошибок не возникло, то в регистр сдвига первого анализатора 9 синдрома записывается нулевой синдром 5 (х) = О. Одноременно с этим последовательности вида (3 поступают на первый и второй входы первого блока 8 сумматоров по модулю два, на третий и четвертый входы которого поступают последовательности М (х) Рд 1 (х) и М (х)к 40 45 фРдг (х) с выхоДов втоРого ДекоДеРа 13, На первом и втором выходах первого блока 8 сумматоров по модулю два формируются последовательности ортогонального несистематического сверточного кода М (х) Ро 1(х) и М (х) Р 02 (х), которые поступают на входы первого вычислителя 7 оценок, На выходах первого вычислителя 7 оценок на каждом такте работы происходит формирование сигналов оценок Е, ортогональных относительно каждого информационного символа последовательности М (х). Эти оценки поступают на первый коммутатор 10, где происходит исключение из рассмотрения на 50 55 которые поступают на вход сумматора помодулю два, в котором покомпонентно срав 30 ниваются с последовательностью М (х) Р (х)++ Р (х)1, поступающей на третий вход первого вычислителя 6 синдрома с выхода первого декодера 12, т,е,д(х )= П 1(х) Рог (х)+ Пг (х) Р 01(х)+ М (х)к35 к(Р (х+ Р (х) - М (х) (Ро 1(х) Рог (х)+ Рд (х) Рог,5 10 15 20 35 40 4550 55 соответствующем входе первого мажоритарного элемента 11 той оценки Е 1, номер которой совпадает с отличной от нуля функцией Т 1, в случае, если То = 1 (т,е. в случае, когда возникла двукратная ошибка). Если в канале 3 связи ошибок не произошло, следовательно, То = О, и первые выходы первого анализатора 9 синдрома не подключаются к первым управляОщим входам коммутатора 10, Система оценок Е поступает на первый мажоритарный элемент 11, где на каждом такте раооты происходит принятие решения о достоверности каждого символа информационной последовательности. Далее информационная последовательность М (х) через второй блок 27 запрета поступает на входы декодеров 12 и 13 (так как сигнал на первом входе второго блока 27 запрета кор, рекции отсутствует), где она продвигается с тактовой частотой по разрядам регистра сдвига, В процессе этого движения последовательность М (х) на выходе первого декодера 12 преобразуется В последовательность вида М (х) Р (х) + Р (х М (х) (Ро 2 (х) Рд 1 (х) +Р 01 (х) Рд 2 (х)1, (6)которая поступает на управляющий вход первого вычислителя 6 синдрома, на выходах второго декодера 13 - в последовательности вида М (х) Рд 1 (х), (7)М (х) Рд 2 (х),которые поступают на третий и четвертый входы первого блока 8 сумматоров по модулю два, Нулевой синдром, записанный в регистр сдвига первого анализатора 9 синдрома, не оказывает влияние на содержимое порогового счетчика 18, состояние формирователя 17 временного интервала, ключевого элемента 15 и блока 28 управления коррекцией. Кроме того, каждый символ информационной последовательности М (х) по цепи обратной связи с выхода второго блока 27 запрета коррекции поступает на управляющий вход первого вычислителя 7 оценок в соответствующие разряды регистров сдвига и одновременно сигнал Е с первого выхода первого вычислителя 7 оценок поступает на управляющий вход первого анализатора 9 синдрома,Задержанные блоком 19 задержки кодовой. последовательности кодовые последовательности вида (4) поступаОт одновременно на первые и вторые входы второго вычислителя 20 синдрома, продвиГаясь по ним с ЯОВОЙ частотой. В процессе этого движения эти последовательности преобразуются В последовательности вида(5) н Даг 88 в разряды регис ра сдвига второ- ГО аЯлизЯ 1 ора 23 синр 33 ома,Як 1:Як, по условию, в канала 3 связи ошибок не про. изо 13310, то В реГистр сдвиГЯ ВторОГО анализатора 23 синдрома записывается нулевой синдром, ОдновремеО с этим последовательности аида (4) поступаОт на первый и второй Входы ВтороГО блока 22 сл мматоров Г 1 О модулю два, ня третий и четверты Й вхОды которого поступаот последовагыь 3 Ост М ,х) Рд, (х) и М (х) Рд 2 (х) с выходов третьего декодеоа 30, Ня п 8 рвом и ВОро 1: Входах второго блока 22 сумматоров по модулю доя Формируются последовательности ортогонального несистематического сверточного кода М (х) РО 1 (х) и Ч (х) Ро 2 (х), которые поступают на входы второго Вычислителя 21 оценок. На выходах второго вычислителя 21 оценок на каждом такте работы происходит формирование Сигналов сцены Е, ортогональных ОГносительно кяждОГО ин 33 ормс 3 циОннОГО символа последовяте/1 ьности М (х). Эти Сценси пОстуГ 1 яют ня Второй коммутатор 24, где происходит исклО.ение из ряс- СМОТРЕНИЯ НЯ ВХОДЯХ 13 ТОРОГО ма 3 коитр 1.Ого элемента ";5 тОЙ ОЦР 1 ки Е номер которой совгядяет с Отличной от нуля функцией Т 1, в сл;чае, если Го = 1. Так как В канале 3 связи Ошибок не произошло, следовательно, То = О, выходы Второго анализатора 23 синдрома не подклочаются к ПВРВЫМ УПРЯВЛЯОЦИМ 3 ХОДЯМ ВТОРОГО КОММутатора 24, Система ортОГОнальных ОЦ 8- нок Е поступает на ВтороЙ мажоритарный элемент 25, ГД 8 на кажДОм такт 8 работы происходит принятие решсния о достоверности каждого символа информационной последовательности М (х), Далее 1;. Формационная последовательность М (х) поступает ня первый вход первого блока 26 запрета коорекции, с ВЬ 1 ходя котОООГО Оня поступает на вход третьего декодера 30, где оня продвигается с тактовой частотой по разрядам реистра сдвига и выходит ня информационный вь 1 ход кодека. В процессе этого движения последовательность М (х) ня выходе третьего декодера 30 преобразуется в последовательности вида(7), которые поступаОт на соответствующие входы Второго блока 22 сумматоров по модулю ДВЯ. Кроме ТОГО, каждый симвОл декодироояннОЙ инФормационной послецовательности по цепи обратной связи поступает на управляющий вход второго вычислителя 21 оценок в соответст вующие разряды регистров сдвига и на первый вход корректора 31 синдрома, на второй вход котороо одновременно поступает сигнал Е 1, Выходной сигнал с Выхода корректора 31 синдрома поступает на уп 3 авляОц 1 ий Вход второго18 1714812 5 10 15 Так как синдром, записанный в регистре сдвига первого анализатора 9 синдрома ненулевой, то пороговый счетчик 18 осуществляет подсчетчисла ошибок, поступивших с второго выхода первого анализатора 9 синдрома на его счетный вход, Одновременно сигналы ошибок с второго выхода первого анализатора 9 синдрома поступают на первый вход ключевого элемента 15, подключая выход генератора 14 импульсов к входу формирователя 17 временного интервала. Поскольку, го условию, количество ошибок мало, формирователь 17 временного интервала подсчитывает Ю тактов и формирует на своем выходе сигнал раньше, чем переполняется пороговый счетчик 18. Сигнал с выхода формирователя 17 временного интервала через элемент ИЛИ 16 осуществляет сброс содержимого формирователя 17 временного интервала и возвращает в исходное состояние ключевой элемент 15, отключив выход генератора 14 импульсов от входа формирователя 17 временного интервала. На еыходе порогового счетчика 18 сигнал не появляется, блок 28 управления коррекцией сигнала запрета коррекции невыдает,Задержанные блоком 19 кодовые последовательности вида (4) поступают на первые и вторые входы второго вычислителя 20 синдрома, продвигаясь по ним с тактовой частотой. Б процессе этого движения эти последовательности преобразуются к виду (8) и поступают на вход сумматора по модулю два, с выхода которого записывают в регистр сдвига второго анализатора 23 синдрома ненулевой синдром, Одновременно с этим последовательности вида (4) поступают на гервый и второй входы второго блока 22 сумматоров по модуля два, а с его выходов снимаются последовательности ортогонально;о несистематического сверточного кода, гораженные двукратной ошибкой. и поступают на входы сумматора по модулюдва, на котором покомпонентно сравниваются с последовательностью М (х) Р (х)+ Р 20(х, поступающей на третий вход первоговычислителя 6 синдрома с выхода первогодекодера 12, т.е,/ /д(Х)= П 1(х) РО 2 (х)+ П 2 (х) РО 1(х)+ М (х)25 Р (х)+ Рф(х)1 = М (х) Рк 1(х) + Е 1(х Р 01(х)+ +М (х) Рк 2 (х)+ Е 2 (х Р 02 (х)+ М (х) Р 02 (х) Рд 1 (х)+ М (х) Р 01(х) Рд 2 (х):0,анали"атора 23 синдрома в соответствующие разряды регистров сдвига.В случае, если в канале 3 связи на длине кодового ограничения возникла однократная или двукратная ошибка, кодек работает СлЕду 1 ОщИМ ОбраЗОМ.Как и в предыдущем случае, последовательности вида (4) поступают в разряды регистров сдвига первого вычислителя 6 синдрома и продвигаются по ним с тактовой частотой ЬТ. В процессе этого движения эти последовательности преобразуются к виду 1 (х) РО 2 (х) = М (х) Р 1 (х) + Е 1 (х)Я РО 2 (х), (8)2 (х) Р 01 (х) = М (х) Рк 2 (х) + Е 2 (х) Р 01 (х),Таким образом, в регистр сдвига первого анализатора 9 синдрома записывается ненулевой синдром, Одновременно с этим последовательности вида (4) поступают на первый и второй входы первого блока 8 сумматоров по модулю два, а с его выходов снимаются последовательности ортогонального несистематического сверточного кода, пораженные одно- или двукратными ошибками, которые поступают в первый вычислитель 7 оценок. Пусть для определенности в канале 3 связи возникла двукратная ошибка, тогда в соответствии с алгоритмом работы кодека, в первом коммутаторе 10 происходит исключение из рассмотрения на входе первого мажоритарного элемента 11 той оценки Е, номер которой совпадает с отличной от нуля функцией Т, формируемой в первом анализаторе 9 синдрома, и подключаемой к первым управляющим входам коммутатора 10 при Т, = 1, Скорректированная система оценок Е 1 поступает на первый мажоритарный элемент 11, где происходит принятие решения о достоверности каждого информационного символа последовательности М (х). Так как кратность возникшей в канале 3 связи ошибки не превышает корректирующей способности ортогонального кода, то на приемной стороне 2 происходит исправление двукратной ошибки. Далее информационная последователь 30 35 40 45 50 55 ность поступает через второй блок 27 запрета на декодеры 12 и 13. В процессе движения последовательности М (х) по разрядам регистра сдвига первого декодера 12 на его выходе формируется последовательность вида (6), которая поступает на третий вход первого вычислителя 6 синдрома, на выходах второго декодера 13 формируются последовательности вида (7), которые поступают на соответствующие входы первого блока 8 сумматоров по модулю два. На выходах последнего формируются последовательности вида М (х) Рк 1 (х) + Е 1(х + М (х) Рд 1 (х), (9)М (х) Рк 2 (х) + Е 2 (х + М (х) РД 2 (х),