Преобразователь двоичного кода во временной интервал

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 14811 3 М 5/08, 1(8 53) ОМИТЕТОТКРЫТИЯМ ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР Г / ОПИСАНИЕ ИЗОБРЕТЕН(22) 18,07.90 (46) 23.02.92 (71) Ленингр ский радиот (72) В.А,Ред Бюл, М 7дский научно-инический инстио, А.Н,Судаков следовательутА.Е.Тюляков ьство СССР 5/08, 1985,ьство СССР 5/08, 1986.Ь ДВОИЧНОГО КОНТЕРВАЛится к вычислитель- устройствам преобТОРСКОМУ СВИДЕТЕЛЬСТВУ 25 (088.8) ское свидете 5,кл. НОЗМ ское свидете 3, кл. Н 03 М БРАЗОВАТЕ РЕМЕННОЙ И ретение атно ке, а именно(53) 681,3 (56) Автор М 136347Автор М 137624 (54) ПРЕО ДА ВО В (57) Изоб ной техни разования информации. Цель изобретения - повышение помехоустойчивости. Преобразователь содержит формирователь выходного сигнала 1, триггер 2, генератор 3, блок регистров 4, счетчики импульсов 5, 8, элемент И 6, формирователь кодовых последовательностей 7, Формирователь импульсов 9. Новым является то, что в устройство введены дополнительный триггер 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11 и дополнительный элемент И 12, позволяющие обеспечить прием повторного кода и осуществить контроль правильности его приема, Устройство может найти применение в вычислительно-управляющих системах автоматики, 2 ил.5 10 Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации, и может бытьиспользовано в вычислительно-управляющих системах автоматики,Известен преобразователь двоичногокода во временной интервал, содержащийгенератор, делитель частоты, преобразователь кодовых последовательностей, преобразователь последовательного кода впараллельный, формирователь, устройствозадержки, Такой преобразователь имеетнизкую помехоустойчивость и точность преобразования,Известен также преобразователь двоичного кода во временной интервал, содержащий генератор. элементы И,формирователь импульсов, преобразователь последовательного кЬда в параллельный, пять триггеров, элемент ИЛИ иэлемент задержки, Такое устройство такжеимеет низкую помехоустойчивость, так каквоздействие помех на информационныйвход искажает преобразуемый код и приводит к ошибке преобразования,Известен также преобразователь двоичного кода во временной интервал, содержащий преобразователь код - код,преобразователь последовательного кода впараллельный, делитель частоты, генераторимпульсов, триггер, элемент И, формирователь импульсов, сумматор и счетчик импульсов, Такой преобразователь имеет низкуюпомехоустойчивость, так как воздействиепомех на вход записи кода приводит к записи в устройство искаженного кода и ошибкепреобразования,Наиболее близким к предлагаемому является преобразователь двоичного кода вовременной интервал, содержащий формирователь выходного сигнала, триггер, генератор, блок регистров, первый счетчик,элемент И, формирователь кодовых последовательностей, второй счетчик, первый ивторой формирователи импульсов. Входыформирователя являются информационными входами преобразователя, а его первыйи второй выходы подключены к соответствующим входам блока. Выходы разрядов блока подключены к входам записи счетчика,выход которого подключен к первому входуформирователя, выход которого соединен спервым входом элемента И и является выходом преобразователя, Первый выходформирователя подключен к первому входу(счетный вход) счетчика, второй вход которого (вход установки) подключен к выходуформирователя, Выход счетчика подключенк первому входу формирователя, второйвход которого соединен с вторым входом 15 20 25 30 35 40 45 50 55 элемента И и выходом генератора, соединенным также с первым входом формирователя. Выход элемента И подключен к первому управляющему входу счетчика (вход вычитания), второй управляющий вход которого (вход предварительной записи) подключен к выходу формирователя, Первый вход триггера (й-вход), соединенный с вторым входом формирователя, является управляющим входом преобразователя. Выход формирователя подключен также к второму входу триггера, выход которого подключен к второму входу формирователя. Формирователь выходного сигнала содержит элемент И - НЕ и триггер, Первый вход триггера(В-вход) является первым входом формирователя, выходом которого является выход триггера. Первый вход элемента И - НЕ является вторым входом формирователя, Второй вход триггера (Я- вход) соединен с выходом элемента И - НЕ, второй вход которого соединен с первым входом триггера,Известное устройство работает следующим образом,На управляющий вход преобразователя, т,е, на В-вход триггера и на второй вход формирователя, подается импульс, который устанавливает триггер в нулевое состояние и запускает формирователь. Формирователь выделяет второй после запуска импульс генератора. Импульс с выхода формирователя поступает на вход установки счетчика и сбрасывает его. Логический "0" с выхода счетчика поступает на первый вход формирователя, подготавливая его к работе,На информационный вход преобразователя, т.е. на входы формирователя, подается импульсный последовательный двоичный преобразуемый код в виде кода "единиц" и кода "нулей". При этом единице кода соответствует наличие импульса на линии связи кода и отсутствие импульса на линии связи кода "нулей, а нулю кода соответствует отсутствие импульса на линии связи кода "единиц" и наличие импульса на линии связи кода "нулей", На первом выходе формирователя формируется серия тактовых импульсов, представляющая собой суммарную последовательность импульсов кода "единиц" и кода "нулей", а на втором выходе формирователя - прямой последовательности код, которые подаются на соответствующие входы блока. При этом код записывается в блок.Одновременно с записью кода в блок счетчик подсчитывает число тактовых импульсов, т.е. число записанных в блок раз 1714811рядов кода. После записи в блок всех разрядов кода на выходе счетчика появляется логическая "1", которая поступает на первый вход формирователя и запускает его. На выходе,формирователя, аналогично формирователю, формируется импульс, который поступает на вход предварительной записи счетчика и на вход синхронизации триггера,По фронту этого импульса параллельный код, сформированный на выходах разрядов блока, записывается в счетчик. На выходе счетчика появляется логическая "1", котораяпоступает на первый вход формирователя, т.е, на 8-вход триггера и на второй вход элемента И-НЕ. По срезу импульса с выхода формирователя переворачивается триггер, логическая "1" с выхода которого поступает на второй вход формирователя, т.е. на первый вход элемента И-НЕ. На выходе элемента И-НЕ появляется логический "0", который поступает на Я-вход триггера. Триггер устанавливается в единичное состояние. При этом логическая "1" с его выхода поступает на выход формирователя, т,е. на выход преобразователя, формируя . фронт выходного временною интервала.Логическая "1" с выхода формирователя поступает на первый вход элемента И, разрешая прохождение импульсов генератора на вход вычитания счетчика. Код, записанный в счетчик, начинает считываться. По окончании считывания кода, когда счетчик обнуляется, на его выходе появляется логический "О", который поступает на В-вход триггера и на второй вход элемента И-НЕ. На выходе элемента И - НЕ появляется логическая "1", которая поступает на 5-вход триггера. Триггер устанавливается в нулевое состояние. Логический "О" с его выхода поступает на выход формирователя, формируя срез выходного временного интервала.Таким образом на выходе преобразователя формируется импульс, длительность которого равнаиа ЯюТ, где й - число, соответствующее преобразуемому коду;Т - период повторения импульсов генератора,Известное устройство имеет низкую помехоустойчивость, В случае воздействия помех при записи преобразуемого кода в блок регистров возможно искажение кода, что приводит к ошибке преобразования, т.е. формированию временного интервала произвольной длительности. Искажение длительности выходного временного5 10 15 20 25 30 35 40 45 50 55 интервала недопустимо для высокоточных автоматических систем управления.Целью изобретения является повышение помехоустойчивости.В преобразователь двоичного кода вовременной интервал, содержащий формирователь выходного сигнала, триггер, генератор, блок регистров, первый счетчик импульсов, элемент И, формирователь кодовых последовательностей, второй счетчик импульсов, формирователь импульсов, причем выход формирователя выходного сигнала, соединенный с первым входом элемента И, является выходом преобразователя, выходы разрядов блока регистров подключены к входам записи первого счетчика импульсов, выход которого подключен к первому входу формирователя выходного сигнала, входы формирователя кодовых последовательностей являются информационными входами преобразователя, а его первый и второй выходы подключены к соответствующим входам блока регистров, первый выход формирователя кодовых последовательностей подключен к первому входу второго счетчика импульсов, выход которого соединен с первым входом формирователя импульсов, выход генератора подключен к второму входу элемента И и второму входу формирователя импульсов, первый вход триггера является управляющим входом преобразователя, выход элемента И подключен к первому управляющему входу первого счетчика импульсов, введены дополнительный триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и дополнительный элемент И, при этом выход младшего разряда и выход дополнительного старшего разряда блока регистров через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первому входу дополнительного триггера, второй вход которого соединен с выходом триггера и вторым входом второго счетчика, дополнительный выход формирователя кодовых последовательностей подключен к третьему входу дополнительного триггера, выход которого соединен с первым входом дополнительного элемента И, второй вход которого подключен к выходу второго счетчика импульсов, выход формирователя импульсов подключен к третьему входу допв нительного элемента И, выход которого, соединенный с вторым управляющим входом г 1 ервого счетчика и вторым входом формировэтеля выходного сигнала, является контрольным выходом преобразователя, дополнительный вход блока регистров соединен с первым входом триггера, второй вход которого соединен с выходом дополнительного старшего разряда блока регистров.Повышение помехоустойчивости достигается за счет обеспечения воэможности приема повторного кода и контроля правильности приема кода путем сравнения первого и повторного кодов с выдачей контрольного сигнала и разрешением преобразования только в случае правильного приема.На фиг.1 приведена структурная схема предлагаемого устройства; на фиг.2 - формирователь кодовых последовательностей,Предлагаемое устройство (фиг,1) содержит формирователь 1 выходного сигнала, триггер 2, генератор 3, блок 4 регистров, первый счетчик 5 импульсов, элемент И 6, формирователь 7 кодовых последовательностей, второй счетчик 8 импульсов, формирователь 9 импульсов, дополнительный триггер 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, дополнительный элемент И 12. Входы формирователя 7 являются информационными входами преобразователя, выходом которого является выход формирователя 1, соединенный с первым входом элемента И 6, Первый и второй выходы формирователя 7 подключены к соответствующим входам блока 4, выходы разрядов которого, кроме дополнительного старшего разряда, подключены к входам записи счетчика 5, Выход элемента И 6 подключен к первомууправляющему входу вход вычитания) счетчика 5, выход которого подключен к первому входу формирователя 1. Выход младшего разряда и выход дополнительного старшего разряда блока 4 через элемент ИКЛЮЧАЮЩЕЕ ИЛИ 11 подключены к первому входу (Й- вход установки) триггера 10, выход которого соединен с первым входом элемента И 12, Первый вход Я-вход установки) триггера 2, соединенный с дополнительным входом вход установки) блока 4, является управляющим входом преобразователя. Выход дополнительного старшего разряда блока 4 подключен также к второму входу (С-вход синхронизации) триггера 2, информационный Р-вход которого подключен к шине логического "0" (не показан). Первый выход формирователя 7 подключен также к первому входу счетчика 8, выход которого подключен к первому входу формирователя 9 и второму входу элемента И 12, Выходформирователя 9 подключен к третьему входу элемента И 12, выход которого, соединенный с вторым входом формирователя 1 и вторым уп равля ющим входом счетчика 5 вход предварительной записи), является контрольным выходом преобразователя, Выход генератора 3 подключен к второму входу 10 15 20 25 30 35 40 45 50 55 элемента И 6 и второму входу формирователя 9.Выход триггера 2 подключен к второмувходу (Я-вход установки) триггера 10 и второму входу (В-вход установки) счетчика 8,Дополнительный выход формирователя 7подключен к третьему входу С-вход синхронизации) триггера 10.Формирователь 7 (фиг,2) содержит ВЯтриггер 13, элемент ИЛИ 14 и элементы 15и 16 задержки. ЯЯ-входы триггера 13 являются соответственно первым и вторым входами формирователя 7. ЯЯ-входы триггера13 через элемент ИЛИ 4 подключены к входуэлемента 15, выход которого является первым выходом формирователя 7, Выход триггера 13 является вторым выходомформирователя 7, Выход элемента 15 подключенн к входу элемента 16, выход которогоявляется дополнительным выходом формирователя 7,В качестве формирователя 1 выходногосигнала может быть использован, например, 1 К-триггер. При этом В-вход известноготриггера является первым входом формирователя 1, С-вход - вторым входом, 0-выход- выходом, Я-входы известньх триггеровподключены к источнику сигнала логической "1",В качестве триггера 2 может быть использован Р-триггер, например микросхема564 ТМ 2.В качестве блока 4 регистров можетбыть использован регистр сдвига, выполненный на триггерах с установочными входами например, 564 ТМ 2). При этом С-входытриггеров, соединенные между собой, являются первым входом блока 4, Р-вход первого триггера является вторым входом блока4. Соединенные между собой Я-вход первого триггера и В-входы остальных триггеровявляются дополнительными входами блока4, 0-выходы триггеров являются выходамиразрядов блока 4.Второй счетчик 8 может быть выполненс использованием счетчика, аналогичногосчетчику 5, к выходу разрядов которого подключен дешифратор. При этом выходомсчетчика 8 является 1 -выход известного дешифратора.Устройство работает следующим образом.На управляющий вход преобразователяподается импульс, который поступает нэ дополнительный вход блока 4 и на Я-вход триггера 2. При этом блок 4 устанавливаетсятаким образом, что на выходе его младшегоразряда появляется логическая "1", а на выходе старших разрядов - логический "0". Нэвыходе триггера 2 появляется логическая"1", которая устанавливает триггер 10 в единичное состояние, а также поступает на В- вход счетчика 8, сбрасывая его и запрещая изменение его состояния под воздействием сигналов на счетном входе,На информационный вход преобразователя, т.е. на формирователь 7 подается преобразуемый последовательный двоичный код. Код поступает по двум линиям связи в виде кода "единиц" и кода "нулей. При этом единице кода соответствует наличие импульса на линии связи кода "единиц" и отсутствие импульса на линии связи кода "нулей", а нулю соответствует отсутствие импульса,на линии связи кода "единиц" и наличие импульса на линии связи кода "нулей",Коды "единиц" и "нулей" в формирователе 7 поступают соответственно на ЯВ-входы триггера 13 (фиг,2), на выходе которого формируется прямой последовательный код, поступающий на второй выход формирователя 7, Импульсы кодов "единиц" и "нулей" через элемент ИЛИ 14 и элемент 15 задержки поступают на первый выход формирователя 7, При этом величина задержки г 1 элемента 15 устанавливается не меньше величины требуемого для надежной записи опережения подачи сигнала на информационный вход блока 4 по отношению к тактовому входу, что обеспечивает надежную запись кода в блок 4, Тактовые импульсы, формирующиеся на выходе элемента 15, через элемент 16 задержки поступают надополнительный выход формирователя 7. Величина задержки элемента 16 устанавливается не меньше величины задержки срабатывания блока 4 и задержки распространения сигнала в элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 11.Преобразуемый код подается на входы формирователя 7 два раза.Тактовые импульсы с первого выхода формирователя 7 и прямой последовательный код с второго выхода поступают на соответствующие входы блока 4. При,этом код записывается в блок 4. По мере записи разрядов кода в блок 4 логическая "1", первоначально установленная в младшем разряде блока 4, перемещается в старшие разряды. Как только все разряды первого кода запишутся в блок 4, на выходе его старшего разряда появляется логическая "1", которая поступает на вход синхронизации триггера 2, в который записывается логический "О".Сигнал логического "О" с выхода триггера 2 поступает на вход триггера 10, разрешая изменение его состояния подкода (в младший разряд) в старшем разряде блока 4 оказывается соответствующий разряд ранее записанного первого кода, Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11 производит поочередное сравнение разрядов первого и повторого кодов, при этом в случае их совпадения на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поддерживается логический "0", а в случае несовпадения - логическая "1". Сигнал с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступает на Я-вход триггера 10, нэ вход синхронизации которого поступают тактовые импульсы с дополнительного выхода формирователя 7. Если хотя бы один из разрядов первого кода не совпадает с соответствующим разрядом повторного кода, то в триггер 10 записан логический "0", а в случае совпадения первого и повторного кодов триггер 10 сохранит первоначально установленное единичное состояние.По мере записи повторного кода в блок 4 счетчик 8 подсчитывает число тактовых импульсов на первом выходе формирователя 7, т,е. число записанных в блок 4 разрядов повторного кода, При записи в блок 4 всех разрядов повторного кода на выходе счетчика 8 появляется логическая "1", которая запускает формирователь 9, Импульс с выхода формирователя 9, сформированный из импульсов генератора 3, поступает на третий вход элемента И 12, нэ второй вход которого поступает сигнал с выхода счетчика 8, свидетельствующий о завершении записи кода в блок 4. На первый вход элемента И 12 поступает сигнал с выхода триггера 10, несущий информацию о правильности приема кода. Если код принят верно, т.е. первый и повторный коды совпадают, то на выходе триггера 10 присутствует логическая "1" и импульс с выхода формирователя 9 проходит через элемент И 12 на контрольный выход преобразователя, неся информацию о том, что код принят верно и преобразование состоится. Если код принят неверно, т,е. хотя бы один из разрядов первого кода не совпадает с соответствующим разрядом повторного кода, на выходе триггера 10 присутствует логический "О" и импульс с выхода формирователя не проходит через элемент И 12 нэ контрольный выход преобразователя. Отсутствие импульса на контрольном выходе говорит об ошибке 5 10 15 20 25 30 35 40 45 50 55 воздействием сигналов на других входах, э также на В-вход счетчика 8, разрешая счет тактовых импульсов при приеме повторного кода.Повторный код аналогично первому коду записывается в блок 4. При этом при записи в блок 4 каждого разряда повторногоприема кода, при атом преобразование не СОСТОИТСЯ,Если кОД принят Верно, импульс с выхода элемента И 12 поступает на вход предваритльной записи счетчика 5 и на второй вход формирователя 1, По фронту этого импульса код с выходов оазрядов блока 4, кроме старшего разряда, записывается в счетчик 5, на выходе которого появляется логическая "1". Логическая "1" с выхода счетчика 5 поступает на первый вход формирователя 1, разрешая формирование выходного временного интервала. По срезу импульса с выхода элемента И 12 на выходе формирователя 1 появляется сигнал логической "1", т.е. формируется фронт выходного сигнала преобразователя.Логическая 1" с вьходэ формирователя 1 поступает на первый вход элемента И 6 при этом импульсы генератора 3 начинают .поступать нэ ВхОд вычитания счетчика 5, Код, записанный в счетчик 5, начинает считываться. По окончании считывания, когда счетчик 5 обнуляется, нэ его выходе появляется логический "О", который возвращает формирователь 1 в исходное состояние, На выходе формирователя 1 появляется логичесий "0", т.е. Формируется срез выходного сигнала преобразователя. При этом запрещается прохождение импульсов через элемент И 6. На этом преобразование заканчивается.Таким образом на выходе формирователя 1 формируется импульс, длительность которого определяется записанным в блоке 4 кодом по указанной формуле.В предлагаемом устройстве помехоустойчивость повышена за счет обеспечения воэможности приема первого и повторного преобразуемых кодов и сравнения их, При совпадении первого и повторного кодов, т.е, если код принят без Ошибки, предлагаемое устройство осуществляет преобразование кода во временной интервал, при этом формируется на контрольном выходе сигнал, свидетельствующий о правильности приема кода и начале преобразования. В случае искажения преобразуемого кода, когда первый и повторный коды не совпадаот, на контрольном выходе устройства сигнал отсутствует, при этом преобразование искаженного кода не производится,Ф о р мул а из о бр етен и я Преобразователь двоичного кода вовременной интервал, содержащий форми 5 1 О 15 20 25 30 35 4 О 45 50 55 рааатель импульсов, триггер, генератор, блок регистров, первый счетчик импульсов, элемент И, формирователь кодовых последовательнОстей, торой счеик импульсов, формирователь выходного сигнала, выход которого соединен с первым входом элемента И и Является выходом преобразователя, ВыхОДЫ разрядов блока реГистроВ подключены к соответствуощим входам записи псрвОГО счетчика импульсов, ВыхОд которого подключен к первому входу фОрмирователя выхОдноГО сиГнала, ВхОды формирователя кодовых последовательно- СТОЙ ЯВЛЯОтся ИНфОРМЗЦИОННОЙ ВХОДНОЙ шиной, а его первый и второй выходы подключены к соответствующим входам блока рсгистров, первый выход формирователя кодовых последовательностей подключен к первому входу второго счетчика импульсов, выход которого соединен с первым входом формирователя импульсов, выход генератора подключен к второму входу элемента И и второму входу формирователя импульсов, первый вход триггера является управляющей входной шиной, выход элемента И подключен к первому управляющему входу первого счетчика импульсов, о т л и ч а ю щи й с я тем, что, с целью повышения помехоустойчивости, в него введены дополнительный триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и дополнительный элемент И, при этом выход младшего разряда и выход дополнительного старшего разряда блока регистров через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ подклочены к первому входу дополнительного триггера, второй вход которого соединен с выходом триггера и объединен с вторым входом второго счетчика, дополнительный выход формирователя кодовых последовательностей подключен к третьему входу дополнительного триггера, выход которого соединен с первым входом дополнительного элемента И, второй вход которого подключен к выходу второго счетчика импульсов, выход формирователя импульсов подключен к третьему входу дополнительного элемента И, выход которого соединен с вторым управляющим входом первого счетчика и вторым входом формирователя Выходного сигнала и является кон 1 рольной выходной шиной, дополнительный вход блока регистров соединен с первым входом триггера, второй ВХОД КОТОРОГО СОЕДИНЕН С ВЫХОДОМ ДОПОЛНИ- тельного старшего разряда блока регистров, третий вход является шиной логического нуля.роизводствен ательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 аз 704 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5