Устройство параллельной обработки видеоинформации

.ПЬ БМБЛИ л. 11 19 ий инстилитехни Великой Октябрьск революциии (Р 1.), Ю.С.Каиевич и Н.Е.Пилипча.8)видетельство СССР06 Р 15/66, 1984 Из тельн опера (ЦДС) гисто ретение от технике, оситс озвол 1 числи ет выполнятьной сверткиавниваниямерными цифти, иэобрапольэовано и цифровоии скользящамм (СВГ) в го выр ад дву олями в част ровыми жениям мож ГОСУДАРСТВЕННЫЙ НОМИТПО ИЗОВ ВЕНИЯМ И ОТН 111 РИ Г 1 НТ СССР ОПИСАНИЕ ИЗ(54) УСТРОЙСТВО ПАРАЛЛЕЛЬНОЙ ОБРАБОТКИ ВИДЕОИНФОРМАЦИИ(57) Изобретение относится к вычйсл при построении специализированных вы числительных систем, функционирующих в реальном масштабе времени.Целью изобретения является повыпение производительности устройства.На фиг.1 и 2 изображена общая функциональная схема устройства; на фиг.3 - функциональная схема арифме" тического блока; на Фиг.4 - Функциональная схема блока управления.Устройство параллельной обработки видеоинформации содержит входной коммутатор 1, первую 2 и.вторую 3 тельной технике позволяет выполнятьоперации цифровой двумерной сверткии скользящего выравнивания гисто"гравя 1 над двумерными цифровыми полями (в частности, изображениями) и может быть использовано при построенииспециализированных вычислительныхсистем, Функционирующих в реальноммасштабе времени. Целью изобретенияявляется повышение производительностиустройства путем полного распараллеливания вычислительного процесса. Дляэтого каждая из Е групп устройствасодержит (2 Ь+1) вычислительных блоков, в каждом иэ которых основными являются уиножитель и сумматор. 4 ил. линки задержек, 2 К+1 гругпа по 2 Ь+вычислительных блоков 4,1.1; 41.2,4.1,2 Ь+1, 42.1, 4.2.2,4.2.21.+1,4,2 К+1,4.2 К+1.24.2 К+1,21,+1,блок 5 управления, Каждый 1-й вычислительный блок 1-й группы 4 Р,1 содержит первый коммутатор 6.1.1, входнойрегистр 7,1;.1 , триггер 8.1 с.1, втор 9 йкоммутатор 9.1.1, умножитель 10.1;.1и арифметический блок 11.1 с.1. Каждыйарифметический блок 11.1,1 содержитсумматор 12.1 с.1, первый 13,1 с,1,и второй 14.1.1 коммутаторы, ключ15 1.1 , счетчик 16 Е.1, регистр17.1 с.1 результата, первый 18,1 с.1 ивторой 19,1.1 информационные входы ивыход 20.1 с.1, Устройство имееттакже первый 21 и второй 22 информационные входы, информационный выхоц 23, вход 24 задания режима рабо 19 1651299равления соединена соответственно свторым управляющим входом всех ключейи с управляющим входом всех счетчиков, четвертая группа выходов блокауправления соединена с управляющим входом всех регистров результата,причем каждый(К) (2 Т.+1)+1-й выход каждой группы выходов блока управления соединен с соответствующим входом 1-.го блока К-й группы устройства.1 б 51299 Составитель Е.Чепинедактор И.Шмакова Техред М,Дидык Корректор Т.Палий издательский комбинат "Патент", г, Ужго О 1 ул, Гага Производстве Заказ 1608 Тираж 419 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5ты, вход 25 начальной установки ивход 26 последовательности синхроимпульсов.Блок управления содержит группувыходов 27"30, выход 31, который является управляющим выходом устройства, группу выходов 32-35, блок 36микропрограммного управления, блок 37памяти микропрограмм, регистр 38 микрокоманды, первый 39, второй 40, третий 41 и четвертый 42 дешифраторы,первую 43 и вторую 44 группы элементов ИЛИ,Устройство работает следующим образом.Скользящее вь)равнивание гистограммы распределения значений цифровогосигнала состоит в том, что каждое значение цифрового сигнала х(п,щ) входного массива отсчетов Х(И,М) преобразуется по гистограмме Н,(с), построенной по некоторой окрестности сигнала х(п,щ) (участка изображения)состоящ 1 его из С элементов, в соответствии с формулойх 1 п, ку (п,щ) Р (с). (1),а адФормулу (1) с учетом прямоугольности участка изображения, состоящего из С =,(2 К+1) (2 Ь+1) отсчетов, по которому оценивается гистограмма ек 1,)щ, можно заменить формулой2 Ь( 21 иу (п,щ) -------х(п(2 К+1) (2 Ь+1) К . т - -Ыс,т-Ь+2-1) с ии,т)Д, 12)где и = К+1, Б-К; щ = Ь+1, М-Ь;10, если а) ЬеГеиЬ =)с 1, если е сЬ 1у(п,щ) - нормированный результатпреобразования.45Устройство параллельной обработки видеоинформации вычисляет ненормированный результат СВГ согласно формуле2 м Жну(п,щ) = с к 3 х(п-К+1 с, щ-Ь+1 т) Е= 50+)-1) ) и(л,т)1, (2) где и = К+1, Ю-К; щ = Ь+1, М-Ь;О, если ай Ь; если а )Ь; у(п,щ) - ненормированный результат преобразования, Связь между нормированным и ненор- мированным результатами преобразования определяется формулой У (п,щ) = 1 - - - -к -(4)Ф ч(п ш)(2 К+1)(2 Ь+1) При использовании СВГ нормирование результатов преобразования производится во внешнем устройстве.Операция ЦДС сигналов х(п,ш) входного массива отсчетов Х(Я,М) с весовыми коэффициентамиЯ(1,1) массива ю(2 К+1, 2 Ь+1) определяется формулойяк+1 Ы+г(п,щ) =,.У(1,1)х(пс+1,:1 =1 щ+1),(5) еле л = 2 К+1,К 1 т = 2 Ь+1,И 1г(п,щ) - результат преобразования,Режим работы устройства обусловливается уровнем сигнала, поступающегоот внешнего устройства по входу 24задания работы устройства. При высоком логическом уровне сигнала выполняется операция ЩС, в противном случае - СВГ,По входу 25 начальной установкиустройства с внешнего устройства поступает сигнал, по которому регистр 38микрокоманды устанавливается в нулевое состояние, С приходом по входу 26последовательности синхроимпульсовочередного синхроимпульса нулевойтакт работы устройства) блок 36 микропрограммного управления в соответствии с уровнем сигнала на входе 24 задания режима работы устройства выраба"тывает начальный адрес, по которомуиз блока 37 памяти микропрограммы считывается первая микрокоманда, управляющая выполнением операции ЦДС илиСВГ. Память микропрограммы 37 условно разделена на две части: одна используется при выполнении операцииЦДС, вторая - СВГ. Считанная микрокоманда поступает на вход регистра 38микрокоманды. С приходом следующегосинхроимпульса по входу 26 последовательности синхроимпульсов (первыйтакт работы устройства) считанная микрокоманда записывается в регистр 38микрокоманды, частично дешифруетсяс помощью дешифраторов 39-42 и групп43 и 44 элементов ИЛИ и поступает вдругие узлы устройства. Выбор очередной микрокоманды обеспечивается пятойгруппой разрядов регистра 38 микроко")б 5 манды 38Таким образом, код микро" команды считывается из памяти микропрограммы 37 за такт до ее выполненияПри выполнении операции ЦДС пятый выход 31 блока управления обеспечивает поступление с внешнего устройства по первому информационному входу 21 устройства весовых коэффициентов в порядке М(1,3), И (3,2) О (1,21, +1),Я (2,) Сд (2.2 Ь+1), (Д (2 К+ +3,1), И (2 К+1,2) Я (2 К+1,2 Ь+1) . Блок 5 управления вырабатывает сигна" лы для входного коммутатора 1, первых коммутаторов б.)с.1 и входных регистров 7.)с.1, обеспечивающие запись весовых коэффициентов, поступающих в приведенном порядке, соответственно во входные регистры 7.).1,7.1.2,., .1.2 Ь+1) 7.2,1,7,2,2 7,2.2 Ь+1, 7.2 К+1.17.2 К+1.27,2 К+3,2 Ь+1. Изменение уровня сигнала на пятом выходе 31 блока управления в момент поступления последнего весового коэффициента вызывает поступление, начиная со следующего такта, входных отсчетов х(п,ш) с:внешнего устройства. Входные отсчеты х(п,ш) передаются по двум информационным входам 23 и 22 устройства, причем по первому ниформационному входу 21 устройства поступают отсчеты х(п,тп) нечетных строк входного массива отсчетов Х(Б,М, а по второму информационному входу 22Ф устройства поступают отсчеты х(п,ш) четных строк. Входные отсчеты поступают со скоростью одного отсчета в такт по каждому информационному входу 21 и 22 устройства, начиная с первого информационного входа. 21 устройства, соответственно на первую 2 и вторую 3 линию задержки. Длина каждой передаваемой строки входных отсчетов составляет 4 Ь+1 отсчетов, Временные задержки поступления очередной четной строки входного массива отсчетов относительно нечетной и нечетной относительно четной равны и составляют 2 Ь+1 тактов. Таким образом после поступления каждой строки входного массива длиной в 4 Ь+) отсчетов информационный вход 21 или 22 устройства один такт не передает входной информации, Любая информация на этом информационном входе 21 или 22 в этом 3 такте не обрабатывается устройством, Поэтому для упрощения цепей, обеспе-чивающих выборку отсчетов х(п,щ) во внешнем устройстве, длина передавае 1299 6мых строк входного массива отсчетов составляет 4 Ь+2 .отсчета, из который последний не обрабать)вается устройством,Во время начального передвижениявходных отсчетов х(п,ш) в линиях 2 и 3задержек содержимое входных регистров7,)с.1 не изменяется. В моментоступления гходного отсчета х (3,1) в последний .К(2 Ь+1)+Ь- )-й регистр первой линии 2 задержки, управляющий сигнал на третьем выходе 29 блока управления у танавливает всэ триггеры8.)с.1 в начальное (единичное) состояние а также с покощью первых коммутаторов 6.3 с.1 входные регистры7,3.17.1,27.3.2 Ь+3, 7.2.3,722,,У2:2 Ь+1., ,.2 К+3,)7,2 К+3.2,7,2 К+3,2 Ь+1 образуют кольцо. С приходом очередного синхроимпульса начинается непосредственное выполнение операции ЦДС. 1 аждый раз припоступлении очередного синхронизирующего сигнала на входы синхронизациивходных регистров 7.)с.1 происходитсдвиг информации (весовых коэффициентов) по кольцу, образова;шому этимирегистрами. Аналогично при поступлении очередного синхронизирующего 10 15 ъ 0 25 30 сигнала на входы синхронизации триггеров 8,)с.1 информация, находящаяся в триггерах 8.1 с.1, сдвигается покольцу, образованному этими триггерами, причем каждый триггер 8,)с.1,+3(кроме)с = 2 К+3) передает информациюс инверсией на информационный входтриггера 8.)с+).3. Триггер 8,2 К+3,2 Ь+передает информацию с инверсией наинформационный вход триггера 8.3.1Прямой выход триггеров 8.)с.1 управляет работой второго коммутатора 9.3 с.1,причем если на прямом выходе триггера8.3 с.1 низкий логический уровень, тосоответствующий второй коммутатор9.Е.1 передает информацию с первогосвоего входа, если высокий логический уровень - то с второго входа. Параллельно во всех вычислительньгс бло;х 4, )с, 1 устройства умформирувт произведение отсчетов х(п,щ),поступающих на нервый вход вторых коммутаторов 9.)с:1, с соответствующимивесовыми коэффициентами Я с,1),хранящимися во входных регист)эх 7,)с.1.Сформированные произведения поступают нал вход ) 8.)с.1 арифметическихблоков. В каждом арифметическом блока 33.с.1 в течение (2 К+3)х(2 Ь+3)тактов работы накапливаются (суммируются) произведения, а один раэ в(2 К+1)У(2 Ь+1) тактов очередной результат операции ЦДС, сформированныйв вычислительном блоке 4,1 с,1, передается на информационный выход 23 устройства,При выполнении операции СВГ пятыйвыход 31 блока управления обеспечивает поступление с внешнего устройства, по первому информационному входу 21 устройства единичных сигналов.которые записываются во входные регистры 7.1 с.1 и переписываются в регистр второго сомножителя умножителей 10.1 с.1. Изменение уровня сигналана четвертом выходе 30 блока управления, после записи единичных сигналовв регистр второго сомножителя всехумножителей 10.1 с.1, приводит к тому,что умножители 10,1 с.1 до конца выполнения операции СВГ без изменения передают на свои выходы данные, поступаю-щие на их первые входы. Изменение 2уровня сигнала на пятом выхоце 31 блока управления в момент поступленияпоследнего единичного сигнала вызывает поступпение, начиная со следующеготакта, входных отсчетов х(п,ш) с внеш него устройства. Способ и порядок ихпоступления аналогичный, как при выполнении операции ЦДС. В момент поступления входного отсчета х(1,1) впоследний 1 К(2 Ь+1)+1,-11-й регистрпервой линии 2 задержки управляющийсигнал на третьем выходе 29 блока управления устанавливает все триггеры8,1 с.1 в начальное единичное состояние. С приходом следующего синхросигнала начинаетсянепосредственноевыполнение операции СВГ. Аналогично,как в случае выполнения операции ЦЦС,триггеры 8.1 с.1.образуют кольцо, покоторому с приходом очередных синхроимпульсов сдвигается информация, Сзадержкой на такт относительно момента начала непосредственного выполнения операции СВГ все первые коммутаторы 6,1 с,1 начинают передавать информацию с второго своего входа на входсоответствующих входных регистров7.1 с.1.Одновременно входной коммутатор 1 начинает передавать информациюс первого (при четном 1 или с второго (при нечетном К)входа на вторые входы первых коммутаторов 6,1 с.1(В дальнейшем входной коммутатор 1передает информацию на вторые входы первых коммутаторов 6,1 с,1 то с пер-,. вого, то с второго своего входа с периодом в 21,+1 тактов), Работа входного коммутатора 1 и первых коммутаторов 6.1 с.1 позволяет выделить и записать во входные регистры 7.1 с.1 центральные элементы участков изображений. Параллельно во всех арифметических блоках 11,1 с.1 устройства выполняется операция вычитания (от центрально. - го элемента участка вычитается очередной элемент участка), а знак результата прибавляется к содержимому счетчика 16.1 с,1, Один раз в (2 К+1) х х(21.+1) тактов очередной результат операции СВГ, сформированный в вычитательном блоке 11.1 с1, передается на информационный выход 23 устройства. Каждые (2 К+1)х(2 Ь+1) тактов во входной регистр 6.1 с,1 принимается новый центральный элемент участка изображенияБлок управления сигнала для других узлов устройства, Низкий логический уровень на первом выходе 27 блока управления соответствует передаче инФформации с первого входного коммутатора 1 на его выход, в противном случае - с второго входа, Низкий логический уровень на втором выходе 28 блока управления соответствует передаче информации с первых входов первых коммутаторов 6.1 с.1 соответственно на их входы, в противном случае - с вторых входов. Высокий логический уровень на третьем выходе 29 блока управления устанавливает все триггеры 8,1 с.1 в единичное состояние. Высокий логический уровеньна четвертом выходе 30 блока управления разрешает запись информации во второй сомножитель всех умножителей 1 0.1 с,1, в противном случае - запрет записи, Высокий логический уровень на пятом выходе 31 блока управления соответствует поступлению в следующем такте в параллельное устройство обработки видеоинформации входных отсчетов х(п,ш). Низкий логический уровень на управляющем выходе 31 устройства обеспечивает псдачу в следующем такте на первый информационный вход 21 устройства весовых коэффициентов И(1 с,1) в случае выполнения ЦДС и единичных отсчетов в случае выполнения операции СВГ. С целью экономии памяти микропрограмм 37 и учитывая специфику вычислений используются дешифраторы 39-42, пер 1651299 10вая 43 и вторая 44 группы элементов ИЛИ. Высокий логический уррвень на одном из выходов первой группы выходов 32 блока управления разрешает запись информации в соответствующий5 ему входной регистр 7,с.1, в противном случае - запрет загиси. Во время работы устройства информация может записываться во все входные регнстО ры 7.1 с.1 одновременно, в каждый вход.ной регистр 7.с.1 по отдельности и не записываться ни в один входной регистр 7.с.1. Слецовательно, количество разрядов в первой группе разрядов регистра 38 микрокоманд для кодирования этих ситуация составляет 1 од(2 К+1)х(2 Ь+)+2разрядов, Например, комбинации 00,0 и 11 дешифруются соответственно как запрет и прием информации во все входные регистры 7.с. 1, 00001.000 О и т.д. - прием информации соответственно только во входной ре-гистр 7.1,1, 72 и т.д, При высо ком логическом уровне на одном из выходов группы выходов 33 блока управления, соединенном с вторым управляющим входом сумматора 2,с.1, и при высоком логическом уровне на первом 30 управляющем его входе (выполнение операции 1 ЮС), этот сумматор 2,с.1 выполняет передачу на свой выход операнда, поступающего на его первый вход, Во время работы устройства каждый сумматор 2.с,1 арифметического блока может по отдельно ти выполнять передачу на выход операнда, поступающего на его первый вход. Следовательно, количество разрядов во второй .40 группе ргзрядс в регистра 38 микрокоманд 1 ор,(2 К+1) (2 Ь+) . Например, комбинации 00,01, 00010 и т,д. соотг"тствуют выполнению соответственно сумматорами 12,1.1, 12.1.2 45 и т,д. передачи на их выходы операндов, поступающих на их пеовые входы. При низком логическом уровне на первом управляющем входе, сумматора 12.1 с,1 (выполнение операции СВГ) и независимо от информации на его втором управляющем входе (вторая группа выходов 33 блока управления) сумматор 12.с.1 выполняет операцию вычитания. Высокий логический уровень на одном из выходов третьей группы выходов 34 блока управления вызывает режим параллельной записи информации в соответствующий счетчик 16.1 с.1 и передачу ч:рез соответствующий кл;,"ч 15.с.1 последовательности синхооимпульсов. Нри низком логичееком уровне, по:тупающем с третьей группы выходов 34 блока управления, счетчик 16.1 с.1 работает в счетном режиме, а ключ 15.1 с.1 в зависимости от уровня сигнала на первом его управляющем входе передает или не передает последовательность синхроимпульсов. Количество разрядов в третьей группе разрядов регистра 38 микрокоманд 1 од 1(2 К+)(21.+1)+1 Я, Например, комбинация разрядов ЭОО соответствует высоким логическим уровням на всех выходах третьей группы выходов 34 блока управления, а комбинация ОО .,ОО, 00010 и т.д. вызывает высокий логический уровень соответственно па первом, втором и т.д., выходах третьей группы выходов 34 блока управления. Высокий логический уровень пг одном из выходов четвертой группы выходов 35 блока управления вызывает в соответ"твующем регистре 17.к.1 результата и выдачу результата на выход 20.1.1 арифметического блока. Нг остальные регистры 7,с,1 результата поступает низкий логический уровень, что обеспечивает третье состояние (высокоомное) их выходов. Таким образом, информация на выходе 20.с, арифметического блока и информационном выходе 23 устройства совпадает, Количество разрядов в четвертой группе разрядов регистра мчкрокоманд 331 оя (2 К+1)(2 Ь+1) . Комбинации 00001, 00010 и т.д. вызывают высокий логический уровень соответственно на первом,втором и т.д, выходах.В дальнейшем предположим, что 1,=К=.Для операции БДС рассмотрим Формирование произвольного отсчета, определенного выражениемз зв(п,ш) =. ХЩ 1 с,1) х(п-с+1,ш+1) =с- Е3Г 7;р.С результата находится в третьем высокоомном состоянии.Иикрооперация АЗ "Суммирование и выдача результата" соответствует ниэ 5 кому логическому уровню на втором уп" равляющем входе сумматора 12.р,й и высокому логическому уровню на управляющем входе регистра 17,р.т. результата. С приходом очередного синх О роимпульса сформированный результат ,принимается в регистр 17.р. результата и поступает на выход 20.р, арифметического блока, Операнд, поступающий в предыдущем такте на вход парал лельного приема счетчика 16.р.С,ттринимается в этот счетчик и поступает через второй вход первого коммутатора 1 Э.р.1 арифметического блока на второй вход сумматора 12.р.С, который выполняет операцию суммирования с операндом, поступающим на его первый вход. Результат суммирования через первый вход второго коммутатора 14,р,с арифметического блока поступает на 25 вход параллельного приема счетчика 1 б.рДля операции СВГ рассмотрим формирование произвольного отсчета у(п,щ) определяемого выражением 303 эу(п,щ) = , 8(х(п+1 с,щ+1-2)Ы Ех(п,щ =, 0 (х(п, щ+1 т 2)Е=1+ ут(п, ),где К+1-2иИ-К = И-при этом устройство обрабатывает отсчеты х(п,щ; входного массива, удовлетворяющие условиям 451 п (М;1 ш5: 41.+ .Входной отсчет х(п,ш) поступаетв такте с номером р(п,щ) = (2 К+1)х х(2 Х.+) +(21.+ ) (и)+щ= 9+3(п)+ш на первый 21 (при нечетном и) или на второй 22 (при четном и) информационный вход устройства. Определение такта с номером К(п,щ) аналогично, как и в случае операции ПДС.Формирование отсчета у(п,ш) происходит в вычислительном блоке 4.р.й,где р - номер гругпы, определяемыйиэ соотношенийс р ф 2 К+1 щ 33и-К=п- = р(шой(2 Х+1) = Э),а й - номер блока, определяемый иэсоотношений1 с(-, 21.+1 31щ-Т.тп= е(щот(21.+1)=3).Формирование отсчета у(п,щ) в вычислительном блоке 4.р. начинаетсяв такте с номером зК(п-К, ш-Ь)=К(п,щ)12+3(п)+щ. Определение функции(е) аналогично, какв случае операции БДС,Работу арифметического блока11.р.Т при выполнении операции СВГопишем с помощью двух микрооперацией В и В 2, длительность которыхсоставляет по одному такту работыустройства. По низкому логическомууровню сигнала на входе 24 заданиярежима работы устройства первый13.р.с и второй 14,р. коммутаторыарифметических блоков передают информацию на свои выходы соответственносо своего первого и второго входов,а сумматор 12.р, независимо от логического уровня на втором управляющем входе выполняет операцию вычитания (от операнда, поступающего навторой вход сумматора 12,р.С, вычитается операнд, поступающий на его первый вход). Низкий логический уровень,поступающий с четвертой группы выходов 35 блока управления на управляющий вход регистра 17.р. результата,переводит его вьжод в третье высокоомное состояние, в ттротивном случаеэтст регистр выдает на выход 20.р,Сарифметического блока и,следовательно,на информационный выход 23 устройства сформированный результат. Низкийлогический уровень, поступающий с третьей группы выходов 34 блока управления соответственно на второй управляющий вход ключа 15.р. и управляющийвход счетчика 16.р.С, вызывает счетный режим работы счетчика 16.р аключ 15.р.с в зависимости от состояния своего первого управляющего входа пропускает (или не пропускает) насчетный вход счетчика 1 б,р,й синхроимпульсы. При высоком логическом уровне, поступающем с третьей группывьжодов 34 блока управления, счет"чик 16.р.й работает в режиме параллельной записи информации, а ключ15, р,передает на счетный вход счетчика 16.р, гинхроимпульсы. Арифметический блок .11.р.с в зависимости от логического уровня на управляющем входе регистра 17.р.1: результата5 и от логического уровня, соответственно поступающего на управляющий вход счетчика 16,р,е и второй управляющий вход ключа 15.р,ср выполняет микрооперации В 1 или В 2.Микрооперация В 1 "Вьдача и начало формирования нового результата" обусловливается высоким логическим уровнем соответственно на управляющем входе регистра 17.р. результата,управляющем входе счетчика 16.р. и на втором управляющем входе ключа 15, р С приходом синхроимпульса сформированный результат принимается в регистр 17.р.й результата и вьдается на выход 20.р.Т арифметического блока, счетчик 16.р. принимает информацию, которая поступает на его вход параллельного приема, Сумматор 25 12,р.й вычитает от операнда (центрального элемента участка изображения), поступающего с второго входа 19,р.С арифметического блока операнд, поступающий с первого входа 18.р.С арифметического блока (очередной элемент участка изображения), Знак операции вычитания поступает на первый управляющий вход ключа 15.р.С и последний разряд второго входа второго коммутатора 14,р,С арифметическогоблока.Микрооперация В 2 "Сравнение" обусловливается низким логическим уровнем соответственно на управляю О щем входе регистра 17.р.1 результата, управляющем входе счетчика 16.р. и на втором управляющем входе ключа 15.р.1. С приходом синхроимпульса частичный результат принимается в регистр 17,р. результата, выход которого находится в третьем состоянии, счетчик 16.р, в зависимости от знака предыдущей операции вычитания, поступающего на первый управляющий вход50 ключа 15.р., увеличивает на единицу (или не увеличивает, если знак операции вычитания положительный) свое состояние. Сумматор 1,2.р, вычитает от операнда (центрального элемента участка изображения), поступающего55 с второго входа 19,р.с арифметического блока, операнд, поступающий с первого входа 18,р. арифметического бло, ка (очередной элемент участка изображения), Знак операции вычитанияпоступает на первый управляющий вход,ключа 15,р.1: и последний разряд второго входа второго коммутатора1 ц.р. арифметического блока,Количество элементов в столбце(соответственно в строке) обрабатываемого участка изображения может бытьи четным числом. Однако в этом слу"чае надо определить, который из двух(или четырех) элементов, расположенны ближе всего к центру изображения,является центральным элементом участка, От этого выбора зависимы дЛиныпервой 2 и второй 3 линий задержек.Повышение производительности достигается полным распараллеливаниемвычислительного процесса, а такжеулучшенной организацией вычислений варифметических блоках устройствапри выполнении операции СВГ, Устройство, содержащее (2 К+1)к(2 Ь+1) вычислительных блоков, Формирует каждый новый выходной отсчет в каждомновом гакте,Формула изобретенияУстройство параллельной обработки видеоинформации, содержащее входной коммутатор, блок управления и первый вычислительный блок каждой К-й группы устройства (1=1 р 2 К+1)р где 2 К+1 - число, равное количеству элементов в столбце обрабатываемого участка изображения, причем каждый вычислительный блок содержит арифметический блок и умножитель, выход кото" рого соединен с первым входом ариф" метического блока, о т л и ч а ю " щ е е с я тем, что, с целью повьшения производительности путем полного распараллеливания вычислительного процесса, в него дополнительно введены первая и вторая линии задержки, каждая длиной в 1 К(2 Ь+)+Ьрегист" ров, где (2 Ь+1) - число равное количеству элементов в строке обрабатываемого участка изображения, а каждая К-я группа устройства содержит 2 Ь вычислительных блоков (соответственно с номерами 2,3,2 Ь+1), причеы 1-й иыыислительиый блок г 11,2,+1) к-й группы содержит первый и второй коммутаторы, входной регистр 1 и триггер, а арифметический блок 1-го блока 1;-и группы содержит пер651299 1810 15 20 25 30 35 40 45 50 55 вый и второй коммутаторы арифметического блока, ключ, сумматор, счетчик и регистр результата, причем в арифметическом блоке 1-го блока 1-сй группы первый вход арифметического блока соединен с первым входом сумма- . тора, выход знакового разряда которого соответственно соединен с первым управляющим входом ключа, с первым разрядом первого входа и с послед - .ним разрядом второго входа второго коммутатора арифметического блока, выходы остальных разрядов сумматора от старшего разряда к младшему соединены соответственно с второго по последний разрядами первого входа второго коммутатора ариФметического блока, с первого по последний разрядывторого входа которого соединены с уровнем логического нуля блока, выходы второго коммутатора арифметического блока и ключа соединены соответственно с входами параллельного приема и со счетным входом счетчика, выход которого соединен соответственно с входом регистра результата и вторым входом первого коммутатора арифметического блока, первый вход которого является вторым входом арифметического блока, выход первого коммутатора арифметического блока соединен с вторым входом сумматора, выход регистра результата является выходом арифметического блока, выходы второго и первого коммутаторов 1-го блока 1-й группы соединены соответственно с. пер вым входом умножителя 1-го блока 1-й группы и с входом входного регистра 1-го блока к-й группы, выход которого соединен соотвстственно со вторым входом умножителя 1-го блока К-й группы, с вторым входом арифметического блока 1-го блока 1-й группы и с первым входом первого коммутатора (1+1)-го блока К-й группы (кроме 1 = 21+1), выход входного регистра (2 Ь+1)-го блока 1-й группы соединен с первым входом первого коммутатора . первого блока (к+1)-й группы (кроме2 К+1), выход входного регистра (2 Е+1)-го блока (2 К+1)-й группы соединен с первым входом первого ком-. мутатора первого блока первой группы, прямой выход триггера 1-го блока М-й группы соединен соответственно с управляющим входом второго коммутатора 1-го блока 1-й группы и с информационным входом триггера (1+1)-го блока - 1-й группы (кроме 1 2 Е+1), чнверсный выход триггера (2 Е+1)-го блока 1 с-й группы соединен с информационным входом триггера первого блока (к+1)-ч группы (кроме 1 с = 2 К+1), инверсный выход триггера (2. +1)-го блока (2 К+1)-й группы соединен с информационным входом триггера первого блока первой группы первый информационный вхоц устройства соответственно соединен с входом первой линии задержки и с первым входом входного коммутатора, второй информационный вход устройства соответственно соединен с вхоцом второй линии задержки и вторым входом входного коммутатора, выход которого соединен с вторым входом всех первых коммутаторов, выходы первой и второй линий задержек соединены соответственно с первыми вторым входами вс ех в то рых коммутаторов, выходы всех арифметических блоков устройства поразрядно объединены и являются ин- формационным выходом устройства, вход задания режима работы устройства соединен соответственно с первым входом блоха управления, с управляющим входом всех первых коммутаторов арифметических блоков,. с первым управляю" щим входом всех сумматоров и с управляющим входом всех вторых коммутаторов арифметических блоков, вход начальной установки устройства соединен с вторым входом блока управления, вход последовательности синхроимпульса соединен соответственно с третьим вхадсм блока управления, с информационным. входом всех ключей и с входами синхронизации соответственно первой и второй линий задержки, всех входных регистров, всех триггеров, всех умножителей и всех регистров результата, первый, второй, третий и четвертый выходы блока управления соединены соответственно с управляющим входом входного коммутатора, с управляющим входом всех первых коммутаторов, с установочным входомвсех триггеров и с входом разрешениязаписи во второй сомножитель всех умножителей, пятый выход блока управления является управляющим вьссодом устройства, первая и вторая группы выходов блока управления соединены соответственно с входом разрешениязаписи всех входных.регистрови с вторым управляющим входом всех сумматоров, третья группа выходов блока уп