Цифровой линейный интерполятор

, а оставТ лементарных приращении ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Специальное конструкторско-технологическое бюро "Модуль" Винницкого политехнического института(56) Авторское свидетельство СССРМ 991375, кл. 6 05 В 19/18, 1983,Авторское свидетельство СССРМ 1434406, кл, 6 05 В 19/18, 1987(54) ЦИФРОВОЙ ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР(57) Изобретение относится к автоматике ивычислительной технике. Цель изобретения -повышение быстродействия и точности аппроксимации интерполятора. В предлагаемом цифровом линейном интерполятореотрезок прямой задается значениями глразрядного большего приращения (БП) и щразрядного управляющего кода (УК),Аппроксимация заданного отрезка прямойосуществляется в общем случае за БП/2"интерполяционных тактов 2 "-разряднымиприращениями по ведущей и ведомой координатам, где Г ) - оператор выделения целой части числа с округлением до большего:и - разрядность регистра, в который записывается и разрядов УК; БП - значение п 1 раэрядного большего приращения.Значение и старших разрядов БП, определяющее число интерполяционных тактов,записывается в счетчик, Значение гп-и младших разрядов БП определяет число элементарных шагов многоразрядных приращенийв (и+1)-м интерполяционном такте, который,.,Ы 1631518 А 1 в икает в случа еБП ния: . Укаэанное значение заид иост писывается в регистр, Значение щ-и старших разрядов УК, определяющее значение 2 "-1 разрядов многоразрядного приращения по ведомой координате, подается на адресные входы блока постоянной памяти (БПП). Значение и младших разрядов УК, определяющее значение 2" -го разряда многоразрядного приращения по ведомой координате, записывается в регистре. В течение и интерполяционных тактов с выхода считываются группы единичных элементарных приращений, соответствующих веду- ф щей координате. В (и+1)-м такте с выхода БПП 11 считывается группа элементарных приращений, в которой число единичных лементарных шагов равно остатку БПшееся число 2 " - Пос- нулевое. С выхода блока вентилей считывается группа щаговых приращений ведомой координаты, в которой 2"-1 разрядов формируются с помощью блока постоянной памяти и регистра 9, а значение 2 "-го разряда формируется с помощьюдвоичногоумножителя и триггера. Сформированные на выходе многоразрядные приращения стробируются сигналом на выходе блока управления, 1 з.п, ф-лы, 6 ил 3 табл.20 1631518 Таблица 2 Содержимое выходов 24 и 25 за полный интерполяционный цикл1631518 дубк фг З гФ в.а фм го Ъ Яа Ез 2 Ф м м Фиг.бСоставитель И. Швецактор Л. Пчолинская Техред М.Моргентал Корректор одственно-издательский комбинат "Патент", г. Ужгород. ул.Гагарина, 101 аказ 546 Тираж 475ВНИИПИ Государственного комитета по113035, Москва, Ж.35 4 а йоо 5 ыЬвр-ф 0 УРбаб Подписноеобретениям и открытиям при ГКНТ Саушская наб 4/5Изобретение относится к автоматике ивычислительной технике и может быть использовано в выводных графических устройствах и в системах числовогопрограммного управления,Цель изобретения - повышение быстродействия и точности работы интерполятора,На фиг, 1 представлена структурнаясхема цифрового линейного интерполятора; на фиг. 2 - функциональная схема блокауправления; на фиг. 3 - распределение управляющих воздействий по отношению куровням сигнала на стробирующем выходе;на Фиг. 4 - функциональная схема счетчика:на фиг.5 - пример форми рова ния многоразрядных приращений; на фиг. б - пример аппроксимации заданного отрезка прямой,Разрядность управляющего кода, поступающего на информационный вход, равна разрядности в. Это следует из того, чтовеса разрядов управляющего кода получаот путем последовательного деления большего приращения отрезка прямой (БП) настепени числа 2,В предлагаемом устройстве на выходе вкаждом интерполяционном такте определяется 2 г элементарных приращений, где у =щ-и; гл - максимальная разрядность БП; и -разрядность регистра,Число интерполяционных тактов равноБПмкс/2 г где " 1 опеРатоР опРеделЯющийа, в 1 =а при в=О;а,в) =а+ 1 привО;где а, в - соответственно целая и дробнаячасти числа;- оператор выделения целой частичисла;- оператор выделения целочисленного значения остатка числа.Цифровой линейный интерполятор содержит блок 1 управления (БУ), блок 2 постоянной памяти управляющего кода (БПП),и-разрядный регистр 3, счетчик 4, регистр 5для приема и хранения остатка, двоичныйумножитель б. (ДУ), цифровой интеграторпоследовательного переноса, дешифратор7 (С), первый элемент И 8, регистр 9 большего приращения, первый триггер 10,блок 11 постоянной памяти приращенияведущей координаты, блок 12 вентилей(БВ), элементы И 13, информационный вход14, вход 15 записи большего приращения,вход 16 записи управляощего кода, вход 17начальной установки, вход 18 пуска, вход19 и выходы 20 и 21 блока 1, выход 22 концаинтерполяции, стробирующий выход 23,2 "-разоядный выход 24 ведомой координаты, 2" "-разрядный выход 25 ведущей ко-ординаты, вход 26 сброса. 5 10 15 20 25 30 35 40 45 50 55 Блок 1 управления содержит генератор 27 импульсов, второй 28, третий 29 элементы И, второй 30, третий 31 и четвертый 32 О-триггеры и четвертый элемент И 33,На фиг. 4 позицией 34 обозначен элемент ИЛИ, позицией 35 - счетчик,Блок 1 управления предназначен для синхронизации работы устройства, т.е, формирования управляющих воздействий, необходимых для функционирования устройства. В цикле интерполяции значение "1" на выходе конца интерполяции сигнализирует внешнему устройству о воспроизведении заданного отрезка прямой, После воспроизведения заданного отрезка прямой на указанном выходе формируется значение "0". На стробирующем выходе формируется импульсная посл едовател ьность, стробирующая многоразрядные приращения, поступающие на соответствующие выходы 24 и 25. Выход 24 соответствует ведомой координате, а выход 25 - ведущей координате, Выход 20 блока 1 соединен с входом сброса двоичного умножителя 6 и предназначен для формирования сигнала отрицательной полярности, по которому двоичный умножитель устанавливается в нулевое состояние в подготовительном цикле и после окончания рабочего цикла интерполятора, Четвертый 21 выход БУ 1 соединен с управляющим входом двоичного умножителя б, вычитающим входом счетчика 4 и С-входом первого О-триггера 10, На указанном выходе формируется последовательность импульсов, обеспечивающая требуемые режимы работы перечисленных блоков,Блок 2 постоянной памяти управляющего кода служит для хранения (2 " - 1) разрядов 2"-разрядного управляющего кода, формируемого за один интерполяционный такт, Причем гп-и старших разрядов управляющего кода (УК) поступают на адресный вход блока 2 по информационному входу 14, выход блока соединен с информационным входом регистра 9,Регистр 3 служит для приема и хранения и младших разрядов УК, Значение и младших разрядов УК поступает по информационному входу 14 интерполятора. Запись и младших разрядов управляющего кода в регистр 3 производится сигналом положительной полярности на входе 16 записи управляющего кода устройства,Выход регистра подключен к информационному входу двоичного умножителя б.Счетчик 4 служит для выделения сигнала переноса Р после отработки интерполятором ( БП/2 г ) интерполяционных тактов, На информационный вход счетчика поступает и старших разрядов. Вход записи счетчика соединен с входом 16 записи большего приращения, Сигналом положительной полярности на укаэанном входе осуществляется запись и старших разрядов в счетчик 4. Вычитающий вход счетчика соединен с выходом 21 блока 1, Суммирующий вход счетчика соединен с выходом первого элемента И. Выход переноса счетчика соединен с входом 19 блока 1 и входом выборки кристалла блока 11.Регистр 5 для приема и хранения остатка служит для приема и хранения у младших разрядов БП, определяющих осгБПтаток а =. Запись у младших2радрядов БП осуществляется сигналом положительной полярности на входе 15 устройства, Выход регистра соединен с информационным входом дешифратора 7 и адресными входами блока 1.Двоичный умножитель 6 служит для выделения в каждом интерполяционном такте 2-го разряда многоразрядного приращения ведомой координаты. На информационный вход умножителя поступают значения и младших разрядов УК с выхода регистра 3, Вход сброса ДУ 6 соединен с третьим 20 выходом БУ 1, а тактирующий вход - с четвертым 21 выходом БУ 1, Выход ДУ 6 соединен с информационным Р-входом первого триггера 10.Дешифратор 7 служит для выделения единичного сигнала, в случае ненулевого значения на его информационном входе, Выход дешифратора 7 соединен с первым входом первого элемента И 8.Первый элемент И 8 служит для выделения единичного сигнала, поступающего с его выхода на суммирующий вход счетчика 4, при наличии на первом и втором входах первого элемента И единичных логических уровней. Первый вход элемента И 8 соединен с выходом дешифратора 7, а второй вход элемента И 8 - с входом 16 записи УК, Регистр 9 служит для приема и хранения (2-1) разрядов многоразрядного приращения по ведомой координате, которые поступают на информационный вход регистра с выхода БПП 2. Запись (2-1) разрядов в регистр 9 осуществляется сигналом положительной полярности на входе 16 устройства, Выходы регистра соединены с соответствующими информационными входами блока вентилей.Первый триггер 10 служит для приема и хранения 2-го разряда многоразрядного приращения ведомой координаты в каждом интерполяционном такте. Значение указан 5 10 15 20 25 30 35 40 45 50 55 ного разряда поступает на информационный вход триггера, Тактирующий С-вход триггера 10 соединен с четвертым 21 выходом БУ 1, Выход триггера 10 соединен с соответству.о щим ин форма цион н ым входом блока вентилей.Блок 11 постоянной памяти служит:Ъ1) для выдачи единичных 2-разрядных приращений ведущей координаты вБП/2 ) интерполяционных тактах. Для этого вБП/2 1 интерполяционных тактах на входе выборки кристалла БПП 11 формируется значение "1", следовательно, на выходах БПП 11 во всех разрядах формируются значения " ";2) для обнуления старших разрядов многоразрядного приращения по ведущей координате в ( БП/2) +)-м такте при нецелочисленном значении БП/2 . Обнулению подлежат старшие разряды, число которых равно 2- ( БП/2 ) . Например, при обработке отрезка прямой с БП = 27 и 2= 8, в ,БП/2 1+ 1 = 4 такте на выходе блока 11 формируется код 11100000;3) для управления схемой блока 12 вентилей. Выходы БПП 11 соединены с соответствующими управляющими входами блока вентилей. Таким образом, в ( БП/2 1 интерполяционных тактах на управляющих входах блока 12 вентилей единичные уровни. Следовательно, на выходы блока 12 выставляется информация, которая сформирована на его информационных входах, В (БП/2 Ъ 1)-м интерполяционном такте, облучению подлежат 2 - ( БП/2 ) старших разрядов многоразрядного приращения по ведомой координате, по аналогии с приведенным условием 2, Следовательно, на оставшихся ( БП/2 ) младших разрядах выставляются значения, которые сформированы на соответствующих информационных входах.Описанные функции 1 и 2 БПП 11 определяют "отсечение" (заполнение нулями) части многоразрядного приращения по ведущей и ведомой координатам вБП/2 3+ 1)-м интерполяционном такте, когда интерполяция заданного отрезка прямой достигает конечной точки.Генератор 27 импульсов предназначен для выработки последовательности импульсов, тактирующих работу блока 1 управления. Прямой выход генератора соединен с первым входом второго элемента И 28 и С-входом второго О-триггера 30, а инверсный выход генератора 27 импульсов соединен с первым входом третьего элемента И 29.Второй 30 и третий 31 О-триггеры служат для присинхронизации цикла интерпо ляции к переднему фронту импульса, формируемого генератором 21 импульсов, Управляющий С-вход третьего триггера 31 соединен с третьим входом 18 блока 1. Информационный О-вход третьего триггера 31 подкл ючен к си гнал у "1". Прямой выход второго О-триггера 30соединен с вторыми входами второго 28 и третьего 29 элементов И.Четвертый О-триггер 32 служит для выделе ия "О" после поступления сигнала переноса на управляющий С-входтриггера 32, что соответствует завершению интерполяции заданного отрезка прямой. Информационный вход четвертого 32 триггера заземлен, установочный В-вход подключен к первому 16 входу БУ 1 и служит для установки триггера в подготовительном цикле интерполятора. Прямой выход четвертого О-триггера 32 соединен с вторым входом четвертого элемента И, первый вход которога соединен с вторым 17 входом БУ 1, Выход четвертого 33 элемен га И соединен с установочными (.входами второго 30 и третьего 31 О-триггеров.Выходы второго, третьего и четвертого элементов И и прямой выход второго Ориггера 30 являются соответственна четвертым 21, вторым 23, первым 22 и третьим 20 выходами БУ 1,Устройство работает следующим образом.В основе изобретения лежит возможность одновременного формирования групп из 2 г элементарных щаговых приращений вБП/2 г 1 интерполяционных тактах следуащим образом, Формируемые группы элементарных приращений на выходе 25, соответствующие ведущей координате, всегда единичны, за исключением последнего такта (в случае содержи ого регистра 5), а формирование групп элементарных приращений, соответствующих ведомой координате, происходиттаким образом, чтобы числу М элементарных приращений в группах ведущей координаты соответствовало число К элементарных приращений в группах ведомой координаты, Для этого внешним устройством рассчитывается упраляющий код, под воздействием которога происходит формирование группы элемен гарных приращений ведомой координаты с учетом указанной зависимости, Таким образам в предлагаемом линейном интерполяторе отрезок прямой зада. гся значением большего приращения и значением управляющего кода,Рассчитать УК можно следу 1 ощим обраЧисло импульсов В за счет 1-го разрядауправляющего кода эа время БП вычисляется по формуле:2В = ьп+Указанная формула реализуется последовательным сдвигом БП (деление на 2 иприбавление 1 при нечетном значении сдвигового операнда). Для того, чтобы за числотактов, равных БП, на выходе интеграторабыло сформировано МП импульсов, должноудовлетворяться соотношениеиаВ =МП15 1=1где а - значение цифры в 1-м разряде управляющего кода.Таким образом, задача определения УКсводится к определению а 1, а 2, , а, по20 известным значениям БП и МП с использованием приведенных соотношений.Старшие) = гв - и разряды управляющего кода, формируемого внешним устройством, определяют адрес соответствующего25 информационного слова, которое формируется на выходе блока 2 постоянной памяти.Единичные значения информационногослова опоееляются согласно выражениюр = 2(21-1)А;30 где р - номер разряда информационногослова;- номер разряда входного управляющего слова, причем= 1 соответствует старший М-й разряд управляющего слова.=35 2-(М)-й разряд управляющего слова и т,д.(т,е. индекс определяет порядковый номеррассматриваемого разряда управляющегослова по отношению к его старшему разряду)40 А - "0" или "1", соответствует значению1-го разряда входного управляющего слова;М - текущий параметр; к - 1,2,3Значение р выбирают в интервале0 р45 Информационная емкость блока 2 постоянной памяти рассчитывается по формуле22(в-п) 2)п-и 2 П 1-и 2 щ п(2 щ и - 1 ) битпри органиэации 2" " х 2 - 1 разрядных50 слов,где в - разрядность управляющего кода;и - младшие разряды управляющего кода.Полный интерполяционный цикл уст 55 ройства состоит иэ подготовительного и рабочего циклов,Интерполятор в подготовительном цикле работает следующим образом, 1631518Определение числа1 интерполяциБП2онных тактов в полном интерполяционном цикле, которое фиксируется в счетчике 4,ЧислоБП/2 г ) илиБП/2 г + 1 интерполяционных тактов определяется и старшими разрядами БП, записанными в счетчик 4 и у младшими разрядами БП, записанными в регистр 5. Содержимое регистра 5 соответствует числу ( БП/2 г ) . ЕслиБП/2 г 1 Ф О, то интерполятор отрабатывает БП/2 г 3 + 1 интерполяционных тактов. В случае ( БП/2 г ) = 0 отрабатываетсяБП/2интерполяционных тактов.Определение значения 2 гразрядов 2 г-разрядного приращения ведомой координаты за один интерполяционный такт.3 начение (2 г -1) разрядов фиксируются а регистре 9, Формирование значений(2 г) разрядов ведомой координаты осуществля ется аналогично прототипу,Определение группы элементарных приращений ведущей и ведомой координат, формируемых в интерполяционном такте в случае ненулевого содержимого регистра 5.В (БП/25+ 1)-м интерполяционном такте формируется группа элементарных приращений по ведущей и ведомой координатам, в которой элементарные приращения имеют определенные значения, а 2 г - ( БП/2 г) элементарных приращений - нулевые,По включении питания внешнее устройство формирует сигнал отрицательной полярности, который поступает на вход 17 начальной установки интерполятора и устанавливает блок 1 управления в нулевое состояние, При этом на выходе 20 блока 1 формируется сигнал "0", устанавливающий двоичный умножитель 6 в нулевое состояние, В следующий момент времени внвш" нее устройство формирует значение БП на информационном входа 14, На вход 15 записи большего приращения поступает импульс положительной полярности, Укаэанным сигналом осуществляется запись и старших разрядов БП в счетчик 4 и у младших разрядов БП о регистр 5, Содержимое регистра 5 поступает на информационный вход дешифратора 7. Если содержимое регистра 5 ненулевое, то на выходе дешифратора формируется значение "1", которое поступает на первый вход элемента И 8,В следующий момент времени на информационном входе 14 внешнее устройство формирует значение УК. На вход 16 записи управляющего кода поступает импульс положительной полярности, под воз 5 10 15 20 25 30 35 40 45 50 55 действием которого производится запись и младших разрядов в регистр 3, у старших разрядов УК поступают на адресные входы блока 2, С выхода блока 2 считывается 2 г - 1 разрядов УК, которые укаэанным сигналом записываются в регистр 9, Если на первом входе элемента И 8 выставлен уровень "1", то с поступлением сигнала записи управляющего кода на второй вход элемента И 8 на его выходе формируется единичный сигнал, под воздействием которого содержимое счетчика увеличивается на единицу, т,е, количество тактов, записанное в таком случае в счетчик 4, равняется БП/2 г+ 1.В рабочем цикле интерполятора проис.- ходит формирование многоразрядных приращений ведущей и ведомой координат соответственно на 25 и 24 информационных выходах интерполятора и выдача их внешнему устройству сигналом на стробирующем выходе 23 устройства, а также формирование сигнала на выходе 22 конца интерполяции после отработки устройства БП/2 г 1 интерполяционных тактов, что соответствует окончанию интерполяции заданного отрезка прямой.Начало рабочего цикла определяется сигналом "1" на входе 18 пуска интерполятора, На выходе 22 интерполятора при этом выставляется значение "1", которое свидетельствует об воспроизведении в данный момент заданного отрезка прямой. На четвертом 21 выходе блока 1 формируется последовательность импульсов, поступающая на управляющий вход двоичного умножителя б и на управляющий С-вход триггера 10, На информационные входы двоичного ум. ножителя б поступают значения и младших разрядов УК, При переходе сигнала на управляющих входах двоичного умножителя 6 из состояния "1" в состояние "О" на выходе дцоичного умножителя появляются значе. ния сипят, равные значению 2).ю раэря. да многоразрядного приращения, формируемого эа адин интерполяционный такт, которые фиксируются триггером 10.Значения 2 г" 1 разрядов и 2-го разряда многоразрядного приращения соответственно нд выходе регистра 9 триггера 10 обрадуют многоразрядное приращение, т,е. группу элементарных приращений ведомой координаты, Указанная группа поступает на информационный вход блока 12 вентилей, состоящий из 21 злсмснто И" НЕ; ВГП/2)н. терполяционных тактах на всех выходах блока 11 выставляются значения "1", определяющие 2 г элементарных приращений в каждой группе ведущей координаты. Тогда на управляющих входах блока 12 вентилей тожевыставляются значения "1". Следовательно, вБП/2 гинтерполяционных тактах на выходе блока вентилей 12 выставляется соответствующая группа из 2 элементарных приращений ведомой координаты. При появлении сигнала "1" на стробирующем выходе 23 интерполятора многоразрядные приращения в виде группы из 2 элементарных приращений ведущей и ведомой координат одновременно считываются с информационных выходов 24 и 25 интерполятора на внешнее устройство. Распределение управляющих воздействий по отношению к уровням сигнала на стробирующем выходе 23 представлена на фиг, 3. В случае наличия дробной части числаБП 2"г необходимо проделать еще один (БП/21 + 1-й интерполяционнь 1 й такт, в котором по ведущей и ведомой координатам формируется группа из РУ элементарных приращений, чтс ( БП/2 гэлементарных приращений заканчивают интерполяцию оставшегося отрезка прямой, э 2 - ( БП/2элемента рных приращений - нулевые.С поступлением каждого импульса на вычитающий вход счетчика его содержимое уменьшается на единицу. Когда содержимое счетчика становится равным нулю, на его выходе формируется импульс отрицательной полярности синала переноса Р, который поступает на четвертый 19 вход блока 1 и на вход выборки кристалла БПП 11. При этом длительность импульса сигнала переноса достаточна, чтобы сформировать и простробировать многоразрядные приращения на информационных выходах 24 и 25. Функциональная схема реализации счетчика 4 представлена на фиг. 4,На выходе 25 блока 11 формируется группа элементарных приращений, в которой число единичных элементарных приращений равно числу ( БП /2), а оставшееся число 2;БП/2 элементарных приращений - нулевые,Таким образом, в последнем интерполяционном такте считывается группа из 2 г элементарных приращений ведущей и ведомой координат, в которой( БП/2 гэлементарных приращений заканчивают интерполяцию оставшегося такта прямой, а 2 г - ( БП/2элементарных прирэщений - нулевые. После стробирования последнего многоразрядного приращения, на выходе конца интерполяции 22 формируется сигнал логи-. ческого нуля, свидетельствующий о завершении интерполяции заданного отрезка прямой. Блок 1 управления и двоичный ум 5 10 15 20 25 30 35 40 45 50 ножитель устанавливаются в исходное нулевое состояние.Формирование многоразрядных приращений происходит за время отсутствия импульса на выходе 23, а стробирование многоразрядных приращений - во время наличия импульса на указанном выходе.Блок 1 управления работает следующим образом.По включении питания внешнее устройство формирует сигнал отрицательной полярности на входе 17 начальной установки, по ко горому О - триггеры 31 и 30 устанавливаются в нулевые состояния, Следовательно, на выходах 20-23 блока 1 управления формируются уровни "0".Сигналом положительной полярности на входе 16 БУ 1 в нулевое состояние устанавливается О-триггер 32. На выходе 20 при этом формируется уровень "0".С поступлением сигнала положительной полярности на вход 18 пуска в единичное состояние взводится триггер 31, а вслед эа ним - триггер 30. На выходе 22 конца интерполяции формируется значение "1", следовательно, значение "1" формируетмся на вторых входах элементов И 28 и 29. Такая последовательность действий обеспечивает строгую присинхронизацию цикла интерполяции к переднему фронту импульса, формируемого генератором 27, после поступления сигнала "1" на вход 18 пуска интерполятора.На выходах элементов И 28 и 29 в противофазе формируется последовательность импульсов. Причем импульсом положительной полярности из последовательности импульсов на выходе 21 производится формирование многоразрядных приращений, а импульсом положительной полярности из последовательности импульсов на выходе 23 производится выдача многоразрядных приращений внешнему устройству.С поступлением сигнала отрицательной полярности переноса на вход 19 блока 1 триггер 32 устанавливается в нулевое состояние. Следовательно, в нулевое состояние устанавливаются триггеры 31 и 30, а на выходах 20, 22, 23 и 21 БУ 1 выставляются уровни "О",Рассмотрим интерполирование отрезка прямой предлагаемым устройством на конкретном примере.Пусть БП=27, МП=9, разрядность информационного входа 14 равна 5, а разрядность блока 12 вентилей равна 8.В соответствии с приведенным описанием работы устройства разрядности остальных блоков интерполятора имеют следующие значения; регистр 3 - 2;.блок 25 10 15 20 40 45 50 55 постоянной памяти - 7; счетчик 4 - 2; регистр 5 - 3; блок 11 постоянной памяти - 8.В соответствии с заданным БП и МПвнешнее устройство рассчитывает управляющий код. Первоначально по БП = 27 определяются веса В;= 27+" - 14. В - 27+2В - 27+4 -3 В - 27+8 =гВз -- 3; В 4 -81627+16В 5=32Очевидно, что В = 27,Весами Вуравновешивается значение меньшего приращения в нашемслучае МП = 9).МП = В 2+ В, следовательно, для приведенного примера управляющий код равен01010,Первый блок 2 постоянной памяти совместно с двоичным умножителем б также образуют двоичный умножитель с параллельной выдачей информации, Для определения содержимого блока 2 постоянной памяти используют диаграмму формирования выходных импульсов на выходах счетчика пятираэрядного двоичного умножителя с последовательной выдачей информации, приведенную (фиг. 5), активные фронты воздействий выделены утолщенной линией, Младшие 2 разряда управляющего кода поступают на двоичный умножитель б, а старшие 3 - на блок 2 постоянной памяти. Для определения содержимого блока 2 постоянной памяти необходимо выделить первых 7 тактовых промежутков времени и записать для всех возможных значений управляющего кода группы в соответствии с диаграммой, В рассматриваемом примере на адресные входы блока 2 поступает код 010 (старшие разряды управляющего кода), В этом случае в группе из 7 разрядов единицы имеются в разрядах, где есть активные фронты в последовательности импульсов "а" и "д" фиг,5), т.е. в разрядах 1,3, 5,7, в разряде 4 - последовательность "в" (фиг. 5), Следовательно, по адресу 010 в блоке 2 постоянной памяти записан операнд 0100010. Аналогично формируются группы и для других значений управляющего кода, которые сведены в табл, 1.Первоначально на информационный вход 14 поступает значение меньшего приращения, равное в двоичном представлении 11011.В счетчике 4 запоминаются старшие 2 разряда большего приращения 11, а в регистре 5 - младшие 3 разряда большего приращения 011.После этого на информационный вход 14поступает значение управляющего кода01010. Старшие разряды управляющего кода010 поступают на адресные входы блока 2постоянной памяти, а младшие разряды 10запоминаются в регистре 3. В соответствии ссодержимым регистра 3 двоичный умножитель б в течение 4 интерполяционных тактовформирует следующую последовательностьимпульсов; 1-й такт - 1; 2-й такт - 0; 3-й такт -1; 4-й такт-О.Последовательности "г" и "д" на диаграмме фиг. 5 соответствуют работе счетчикадвоичного умножителя 6, где утолщеннойлинией отмечены активные фронты,В соответствии с табл, 1 с блока 2 постоянной памяти выбирается операнд 0100010,который запоминается в регистре 9. Поскольку содержимое регистра 5 - ненулевое, то при поступлении сигнала на вход 16устройства, к содержимому счетчика (равно3) прибавляется единица, т,е. его содержимое становится равным 4, Таким образом,содержимое счетчика, равное 4, определяетчисло интерполяционных тактов, а содержимое регистра, равное 3, - число единиц вформируемой в последнем итерполяционном такте группе щаговых приращений ведущей координаты.В первом интерполяционном такте навыходе 24 формируется многоразрядноеприращение ведомой координаты, равное0100010 1. Отмеченная единица в младшемразряде сформирована двоичным умножителем 6.Поскольку до последнего (четвертого)интерполяционного такта отсутствует сигнал выборки кристалла блока 11 постояннойпамяти, то на его выходе в течение трехинтерполяционных тактов сформируетсягруппа шаговых приращений ведущей координаты, равная 11111111,В последнем интерполяционном такте всоответствии с содержимым регистра 5 равным 011 с блока 11 постоянной памяти навыход 25 считывается следующая группашаговых приращений ведущей координаты11100000, Карта прошивки блока 11 постоянной памяти приведена в табл. 2. Наличиепяти нулей в приведенной группе приводитк обнулению соответствующих пяти разрядов группы щаговых приращений ведомойкоординаты, формируемая на выходе 24,Таким образом, в четвертом интерполяционном такте многоразрядное приращение ведомой координаты становится равным01000000 .5 10 15 20 25 30 40 45 50 Полученные данные за полный интерполяционный цикл сведены в табл, 3.На фиг. 6 приведен пример аппроксимации отрезка прямой с БП=27, МП=9, многоразрядными приращениями, приведенными в табл. 3.В качестве элементной базы интерполятора используются серийно оыпускаемые микросхемы серий 155, 555, 531, 589, 176 микросхемы.Счетчик 4 может быть реализован различными способами, в частности в виде счетчика 35, который реализуется на микросхемах ИЕ 7, и многовходового элемента ИЛИ 34, который реализуется на микросхеме ЛЕ 6, ЛП 4, ЛЛ 11. Информационный выход счетчика 35 соединен с входами элемента ИЛИ 34. Импульс отрицательной полярности сигнала переноса на входе элемента ИЛИ 34 возникает с появлением переднего фронта импульса на оычитающем входе счетчика, по которому содержимое счетчика становится равным нулю.Регистры 3, 5 и 9 реализованы на микросхемах ТМ 8, ИР 2, ИР 13,В качестве дешифратора 7 может быть использован многовходовый элемент ИЛИ, который реализуется на микросхемах ЛЕ 6, ЛП 4, ЛП 11. В качестве блоков 2 и 11 постоянной памяти могут быть использованы микросхемы РЕ; о качестве блока вентилей - микросхемы ЛИ 1, ЛИ 5; в качестве триггеров 10,30-32 - микросхемы ТМ 2, ТМ 1 и т.дв качестве элементов 8, 28, 29, ЗЗИ - микросхемы ЛИ 1, ЛИ 5, ЛАЗ и т.д., о качествегенератора импульсов - микросхемы531 АГ 1, в качестве двоичного умиожителя -микросхема К 155 ИЭ 8. Предлагаемый линейный интерполятар обеспечивает балов оысокуо точность аппроксимации по срввнонио с устройством. прототипом, В устройство-прототипе интерцолятор включает две двоичных умножитер 1 я, каждый иэ которых вносит свою па. грешиость аппроксимации. В предлагаемом устройстве используется 1 олько Один Дйоичный умножитвль, Образо ионный отрезок прямой задается парамет. ричсски: БПК; МП " К(т).Слор 1 оозтельно, по большей координате О грлбатыпоотся функциональная зависимость с погрешностью равной О, э погрещность аппроксимации вносит только двоичный умножитель, формирующий им. пульсы по ведомой координате. Кроме того, о устройстве-прототипе импульсы по ведущей и ведомой координатам формируются,не в каждом интерполяционном такте, что приводит к наличию 4 возможных сочетаний щаговых приращений; наличие щаговых приращений по ведущей и ведомой координате; отсутствие щаговых приращений поведущей и ведомой координатам; наличие шагового приращения по ведущей координате и отсутствие шагового приращения по ведомой координате; наличие шагового приращения по ведомой координате и Отсутствие шагового приращения по ведущей координате.В предлагаемом линейном интерполяторе импульсы по ведущей координате формируются в каждом такте, что приводит только к двум возможным сочетаниям щаговых приращений по ведомой и ведущей координатам. За счет этого сформированный отрезок прямой носит более сглаженный характер, при этом значительно улучшается точность аппроксимации.Предлагаемый линейный интерполятор также обладает более высоким быстродействием в цикле интерполяции. В устройстве- прототипе формируемые многоразрядные приращения по ведущей и ведомой координатам содержат нулевые разряды. Это не позволяет достичь максимального быстро. действия. Цикл интерполяции таких интерполяторов для всех отрезков, независимо от их длины составляет 2 Рр 2 где 2 - разрядность интерполятора, 2 Р - разрядность формируемых многоразрядных приращений. В предлагаемом устройстве цикл интерполяции состоит в общем случае из БП/2 г интерполяционных тактов. Укаэанное позволяет значительно повысить быстродействие интерполятора.Формула изобретения 1, Цифровой линейный интерпалятор, содержащий блок управления, блок постаянной памяти упраоляющего када, первый триггер, регистр большего приращения, двоичный умножитель, выход которого сае. динон с инфармециоииым О-входам первага триггера, управляющий С-вход катарага соединен с управляющим входом дооичиага умиажитвля и с выходом задания режиме блока управления, вход пуске которого соединен с входом пуско инторполятора, стробирующий выход которого соединен с стробирующим выходом блока управления, выход строба соединен с установочным входом двоичного умножителя в-и старших разрядоо информационного вразрядного входе устройстве соединены с адресными входами блока постоянной памяти, управляющего кода, где а - максимальная разрядность большего приращения, выходы блока постоянной памяти управляющего кода соединены с информационными входами ре1931510 Картпрошивки блока 2 по Таблица 1 стоянной памяти гистра большего приращения, выход конца интерполяции интерполятора соединен с первым выходом блока управления, о т л ич а ю щ и й с я тем, что, с целью повышен я быстродействия и точности аппроксимации интерполятора, в него введены и-разрядный регистр и регистр для приема и хранения остатка, счетчик, дешифратор, первый элемент И, блок постоянной памяти приращения ведущей координаты, блок вентилей, управляющие входы которого соединены с выходами блока постоянной памяти приращения ведущей координаты, выходы которого соединены с 2 "-оазоядным выходом ведущей координаты интерполятора, 2 " "- разрядный выход ведомой координаты интерполятора соединен с выходами блока вентилей, 2 "-й разряд информационного входа блока вентилей соединен с выходом первого триггера, а 2 "-1 разрядов информационного входа блока вентилей соединены с выходами регистра большего приращения, управляющий вход которого соединен с входом записи управляющего кода интерполятора, вторым входом первого элемента И, входом записи управляющего кода блока управления и управляющим входом и-разрядного регистра, выходы которого соединены с информационными входами двоичного умножителя, а информационные входы соединены с и-младшими разрядами информационного в-разрядного входа интерполятора, вход записи большего приращения которого соединен с входом записи счетчика и управляющим входом регистра для приема и хранения остатка, информационные входы которого соединены с п-старшими разрядами информационного в-разрядного входа интерполятора, информационные входы счетчика соединены с п-младшими разрядами информационного гп-разрядного входа интерполятора, выходы регистра для приема и хранения остатка соединены с адресными входами блока постоянной памяи приращения ведущей координаты и с информационными входами дешифратора, выходкоторого соединен с первым входом перво 5 го элемента И, выход которого соединен ссуммрующим входом счетчика, вычитающийвход которого соединен с четвертым выходом блока управления, второй вход которого соединен с входом начальной установки10 интерполятора, выход переноса счетчиковсоединен с четверым входом блока управления и входом выборки кристалла блока постоянной памяти приращения ведущейкоординаты,15 2. Интерполятор по и, 1, о т л и ч а ю щ и й с ятем, что блок управления содержит второй, третий и четвертый элемент И, второй, третий ичетвертый О-триггеры, генератор импульсов,прямой выход которого соединен с управляю 20 щим С-входом второго О-триггера и первым входом второго элемента И, второй вход которогосоединен с вторым входом второго элемента Ии выходом второго О-триггера, информационный О-вход которого соединен с выходом треть 25 его О-триггера, управляющий С-вход которогосоединен с третьим входом блока управления,первый выход которого соединен с выходом второго триггера, установочный В-вход которого соединен с установочным Р-входом третьего30 О-триггера и выходом четвертого элемента И,первый вход которого соединен с вторым входом.блока управления, третий выход которого соединен с выходом четвертого элемента И. второйвход которого соединен с выходом четвертого35 О-триггера, установочный К-вход которого соединен с первым входом блока управления, четвертый вход которого соединен с управляющимС-входам четвертого О-триггера, информационный О-вход которого заземлен, инверсный вы 40 ход генератора импульсов соединен с первымвходом третьего элемента И, выход которогосоединен с вторым выходом блока управления,четвертый выход которого соединен с выходомвторого элемента И,45