Устройство для обработки изображений

(50 4 ОПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 7; ОБРАБОТКИ ИЗОБ 54) УСТРОЙСТЖЕНИЙ ГОСУДАРСТВЕННЫИ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ(56) Опубликованная заявка ЕПВФ 0149516, кл. С 06 Р 15/68, 1985.РцН М.1.В. Сеошеггдса 1 апа 1 уввой шаяе, рагС. - 1 п: М 81 Са 1 1 таяеРгосеввпя ап(1 Апа 1 ув 1 в/Едв, Билоп1.С. апд КовепГе 1 д А. 1.еус 1 еп, РЬеНегЬег 1 апйв. ИоогйЬоН, 1977,р. 101-111,(57) Изобретение относится к вычислительной технике. Целью изобретенияявляется расширение функциональныхвозможностей за счет обеспечения выполнения операций преобразованияполутонового иэображения. Устройство содержит блок 1 ввода, блок 2 памяти ввода, буферный запоминающийблок 3, блок 4 выполнения операций,блок 5 суммирования, блок 6 управления, блок 7 программ, блок 8 памятивывода, В устройстве осуществляетсянизкочастотная пространственнаяфильтрация посредством маски Зх 3элемента с положительными элементами. 2 з.п. ф-лы, 15 ил,1316003 Составитель А. УшаковРедактор С. Патрушева Техред Н.Глущенко Корректор М. Пожо Заказ 2365/52 Тираж 672ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 41316003 1Изобретение относится к вычислительной технике,Целью изобретения является расширение Функциональных возможностейза счет обеспечения выполнения операций преобразования полутоновогоизображения,На фиг, 1 представлена схема устройства; на фиг. 2 - схема элементапамяти на строку;,на фиг, 3 - схемаблока ввода-вывода; на фиг, 4 - схема блока памяти ввода; на фиг, 5схема узла памяти; на фиг6 - схема узла управления; на Фиг, 7 - схема буферного запоминающего блока;на фиг,8 - схема элементов памятина строку; на фиг, 9 - схема блокавыполнения операций;на Фиг, 10схема вычислительного узла; на фиг11 - схема блока суммирования; нафиг, 12 - схема сумматоров первого ивторого уровня; на фиг, 13 - схемаблока управления; на Фиг, 14 - схема блока памяти программ; на фиг,15 - схема блока памяти вывода,Устройство содержит блок 1 вводавывоца, блок 2 памяти ввода, буферный запоминающий блок 3, блок 4выполнения операций, блок 5 суммирования, блок 6 управления, блок 7памяти программ, блок 8 памяти вывода, генератор 9 одиночных импульсов, узел 10 постоянной памяти, узел11 сопряжения, узлы 12 памяти, узел13 управления, дишифратор 14,элементы 15 памяти, регистры 16 и 17,коммутатор 18, генератор 9 прямоугольных импульсов, триггер 20, генератор 21 прямоугольных импульсов,счетчик 22, элементы 23 памяти настроку, коммутаторы 24, регистры25, вычислительные узлы 26, коммутатор 27, сумматор 28, регистр 29 выдачи, регистры 30 и 31, схему 32сравнения, регистры 33 - 35, дешифратор 36, триггер 37, генератор 38прямоугольных импульсов, счетчик 39,сумматор 40, регистр 41 сдвига, сумматоры 42 первого уровня, сумматоры43 второго уровня, коммутатор 44,сумматор 45, регистр 46, генератор47 тактовых импульсов, коммутатор48, счетчик 49, коммутатор 50, триггер 51, счетчики 52 и 53, шифратор54, счетчик 55, регистр 56, элементы 57 памяти, элементы 58 памяти настроку, коммутаторы 59, коммутатор 60,регистры 61, коммутаторы 62,5 10 15 20 25 30 35 40 45 50 .55 Рассмотрим работу устройства обра.ботки изображения на примере обработки локального фрагмента размеромИ х М,Информация о локальном фрагменте представлена в виде исходного массива значений элементов изображенияВ (1, 1), где 1=1 М, 1=1 М.Элемент иэображения представляет собойзначение оптической плотности в цифровой Форме с дискретизацией на Куровней. Перед вводом в устройствоисходного массива в блоке 1 вводавывода 1 происходит программированиеузла 11 для работы в режиме стробируемого ввода-вывода,Программирование заключается взагрузке управляющего слова в регистр узла 11, При включении питаниягенератора 9 вырабатывает одиночныйимпульс, который поступает на входразрешения выборки узла 10, Адресныевходы узла 1 О памяти заземлены,ав нулевой строке записано значениеуправляющего слова, Определение направления передачи через узел 11 осуществляется блоком 6 управленияпутем подачи сигналов управлениячерез управляющий вход блока 1 навходы считывания и записи информацииузла 11.При вводе исходного массива значений элементов изображения запускается генератор 47 блока 6 управления. Импульсы с выхода генератора47 поступают на вход, который является информационным входом коммутатора 48. На адресный вход коммута=тора 48 поступает код нуля с выходашифратора 54, На входы шифратора 54,которые являются младшими адреснымивходами, поступают сигналы с выходовпрямого переноса счетчиков 49,53 и55 и выхода обратный перенос счетчика 52. В каждой строке шифратора 54соответственно комбинации входныхсигналов записан код управления ком мутатором 48, Импульсы с первоговыхода коммутатора 48 поступают навход счетчика 49, который вырабатывает адреса ячеек памяти блока 2 привводе исходного массива. Значениеадреса с первого информационного выхо.да счетчика 49, через коммутатор 50поступает на информационный входузла 13. Управление коммутатором 50осуществляет триггер 51, Старшие разряды адреса, с помощью которых происходит адресация памяти по строкам,записываются в регистр 15 узла 131316003 5 10 15 управ.еиии:л;и раз р,1 дяадресации памяти по столбцам, - врегистр 17. Старшие разряды адресс первого информациоьпого выходаузла 13 управления поступают черезпервые информационные входы узлов 12памяти на вход дешифратора 14. Пешифратор 14 во всех узлах 12 памяти всоответствии со значением старшихразрядов адреса выбирает строку памяти, в которую необходимо записатьзначение элемента изображения, путем подачи управлявшего сигнала навход записи одного из элементов 15.На второй вход элементов памяти 15поступают младшие разряды адресас выхода коммутатора 18 узла 13,а на третий вход - соответствующийразряд элемента иэображения. Элементизображения поступает на первый информационный вход блока 2, каждыйразряд при этом подается на соответствующий узел 12. Таким образом навходы всех элементов 15 памяти поступает адрес ячейки памяти и значение 25разряда элемента изображения, запись которого происходит в элемент5 памяти, на вход которого поступает управляющий сигнал с дешифратора 14. 30 Последовательное соединение генератора 19, триггера 20, генератора 21 и счетчика 22 узла 13 предназначено для регенерации элементов 15 памяти. Регенерация памяти является необходимым условием сохранения информации в динамических запоминающих устройствах и заключается в последовательном обращении к ячейкам40 памяти одновременно во всех элементах 15 памяти. По переднему фронту импульса периода регенерации триггер 20 устанавливается в единичное состояние, переключая коммутатор45 18 на передачу младших разрядов адреса с выхода счетчика 22 и запуская генератор 21, С выхода генератора 21 импульсы цикла регенерации поступают на вход счетчика 22, который50 вырабатывает адреса регенерации ячеек памяти, После регенерации последней ячейки памяти с выхода переноса счетчика 22, триггер 20 сбрасывается в нулевое состояние,55 переключая коммутатор 18 на передачу младших разрядов адреса с выхода регистра 17 и останавливая генератор 21 импульсов, Операции записи 4и чения информации из элементов1 памяти возможны только в прамежутках между окончанием регенераии с 1 аршей ячейки памяти и началом нового периода регенерации.Таким образом на информационный вход блока 2 поступают последовательно значения элементов изображения исходного массива, упорядоченного по строкам, а на адресный вход - соотвествующие адреса ячеек памяти, вырабатываемые счетчиком 49 блока б.Значения элементов иэображения исходного массива записываются в блоке 2 адекватно их пространственному расположению на локальном фрагменте. После выработки генератором 47 6 И х М импульсов на выходе переноса счетчика 49 появляется сигнал, По этому сигналу триггер 51 устанавливается в единичное состояние, переключая на выход коммутатора 50 выход счетчика 52 и выбирая в шифраторе 54 строку, где записан код единицы, В соответствии с кодом коммутатор 48 переключает выход генератора 47 на вход счетчика 52, Счетчик 52 вырабатывает адреса ячеек памяти при записи исходного массива иэ блока 2 в буферный запоминающий блок 3, запись осуществляется параллельно во все строки, Это организовано путем соединения информационных выходов элемента 5 памяти всех узлов 2 памяти с соответствующими разрядами элемента 23 памяти на строку. Счетчик 52 блока 6 вырабатывает младшие разряды адресов ячеек памяти, начиная со старшей ячейки к младшей, Счетный вход счетчика 52 является входом обратного счетаМладшие разряды адреса ячейки памяти через коммутатор 50 блока 6, регистр 17 и коммутатор 18 узла 13 поступают параллельно на входы элементов 15 памяти всех, узлов 12 памяти. Информация с выхода узлов 12 памяти поступает через информационный вход буферного запомина-щего блока 3 на информационный вход соответствующего элемента 23 памяти на строку и через информационный вход блока 4 на информационные входы соответствующего узла 26. По управляющему входу элементов 23 памяти на строку из регистра 56 блока 6 на управляющий вход коммутаторов 2410 15 20 25 30 35 40 45 50 1 2 1 55 Преобразованиетов изображения в поступает код, который подключает к входу регистров 25 элементов 23 памяти на строку второй вход коммута торов 24,Значения элементов иэображения 1 строки В (1, 1), где 1=И 1, последовательно поступают на информационный вход соответствующего узла 26. Узел 26 вычисляет значение протяженности наиболее часто встречающегося объекта в данной строке на обрабатываемом локальном фрагменте, В регистр 30 узла 26 записывается вводимое значение элемента изображения, а в регистре 31 хранится значение предыдущего элемента В. Эти два значения сравниваются схемой 32 сравнения и результат запоминается в регистре 33. При вводе следующего значения предыдущее значение из регистра 30 записывается в регистр 31, а информация из регистра 33 записывается в регистр 34. Ввод значения последующего элемента иэображения повторяет процедуру. Если встречается последовательность из четырех значений элементов изображения, когда каждый последующий элемент больше предыдущего, т,евстречается граница объекта, то на первом выходе дешифратора 36 появится сигнал, кото. рый установит триггер 37 в одиночное состояние. Триггер 37 запускает генератор 38, импульсы с выхода которого поступают на вход счетчика 39. Частота генератора 38 соответствует частоте генератора 47 блока 6, Сброс триггера 37 и остановка генератора 38 будет осуществлена по задней границе объекта, когда в последовательности иэ четырех значений элементов изображения каждый последующий будет меньше предыдущего. В этом случае дешифратор 36 импульсом с второго выхода триггера 37 запрещает работу генератора 38 и сдвигает значение в регистре 41 влево на один разряд.Информация о протяженности объекта с выхода счетчика 39 поступает на вход сумматора 40, на второй вход сумматора поступает информация с выхода регистра 41, где хранится информация о среднем значении протяженности предыдущих объектов.Таким образом после выработки счетчиком 52 блока 6 Н значений адресов на выходе перенос счетчика 52 появится сигнал. Иифратор 54 в соответствии с новым значением входов выставит на выходе код двойки, который переключит вход коммутатора 48на третий выход, Импульсы с выходагенератора 47 будут поступать навход счетчика 53. Информация с выхода счетчика 53 поступает через информационный выход блока 6 информационный вход блока 4 на управляющий вход коммутатора 27. Коммутатор 27 последовательно подключает к входу сумматора 28 информационные выходы узлов 26,Аналогично работе сумматора 40 и регистра 41 узла 26 сумматор 28 и регистр 29 блока 4 вычисляют значение протяженности наиболее часто встречающегося объекта на обрабаты-. ваемом локальном фрагменте на основе значений протяженности объектов по строкам. После выработки генератором 47 М импульсов информация из регистра 29 поступает на информационный вход блока 6 управления и записывается в счетчик 55, На выходе счетчика 53 появляется сигнал. По этому сигналу шифратор 54 выставляет код тройки и коммутатор 48 переключает информационный вход на четвертый выход.Информация, загружаемая иэ блока 4 в счетчик 55, является начальным адресом программы обработки изображения. В соответствии с адресом с выхода счетчика 55, поступающим через информационный выход блока 6управления и вход блока 7 памятипрограмм на входы элементов 57 памяти, с информационных выходов элементов памяти считывается в региСтр56 блока 6 управления слово управления. Слово управления представляетсобой пять полей управления: поляуправления блоком суммирования, буферным запоминающим блоком, блоком памяти вывода, блоком ввода-вывода и поля окончания программы обработки.Рассмотрим задачу подавления шумов в исходном изображении за счет применения низкочастотной пространст венной фильтрации, выполняемой маской с положительными элементами. Обработка изображения осуществляетсямаской вида 2 14 22 1значений элеменрегистрах 25 происХОДИТ ОД 1 Н 1 ВРС МЕ 1 Ц 1 сз 11 О ВОС 1 Х 111 ЕМЕН Гах 23 памяти на строку, 11 оле буферного запом 5 лающего б 11 ока разбивается на квадраты 3 х 3 и преобразование во ВСЕХ КВаДРатаХ ОСУШЕСтвднстСЯ ИДЕН- тично и параллельно, поэтому расмотрим процесс преобразования информации в регистрах на основе первогс 5 квадрата. Разрядность поля управления буферным запоминаюиим блоком в 1 О слове управления определяется количеством регистров 25 и коммутаторов 24 в буферном запоминающем блоке 3.После записи первого управляющего слова в регистр 56 блока 6 инфор 15 мация с выхода поля управления буферным запоминающим блоком поступает на вход второго регистра 25 первого элемента 23 памяти на строку регистров первого, второго и третьего регист ров второго эл.мента 23 и второго регистра 25 третьего элемента 23, Значение этих регистров 25 умножается на два путем сдвига влево на один разряд, По следующему сигналу гене ратора 47 на выходе счетчика 55 блока 6 формируется адрес следуюшего управляющего слова, которое записывается в регистр 56. В этом управляющем слове установлен только раз ряд, который поступает на вход сдвигов второго регистра 25 второго элемента 23, следовательно, в результате двух сдвигов значение этого сдвигового регистра будет умножено на 4,Таким образом преобразовспсие значения всех регистров 25 осуществлялось за два тактовых сигнала генератора 47.Для Вычисления значения функции 4 О свертки поле сумматоров 42 первого уровня блока 5 разбивается на прямоугольники 2 х 3. Процесс суммирования происходит идентично и параллельно во всех прямоугольниках. 45Вычисление функции свертки для первого квадрата буферного запоминающего блока происходит следующим образом. В регистр 56 загружается очередное слово управления. Сигнал с выхода 5 О поля управления блоком 5 поступает на пятый вход коммутатора 44 сумматоров первого уровня 42, 42 , чсг15 42 г, 42и 42(индексация по строкам и столбцам). На выход комму татора 44 подключается первый информационный вход и в регистр 46 через сумматор 45 указанных сумматоров первого уровня соответственно записыВ:1; 1. СЯ 11111 С 111151 Ц С РВ 111 О В ТС 1 РСсО 11 трет с 1 го рс 11 отиВ 25 первс 1 го э 1 емс нсгс 23 и цс рвого, Второо и трет.его регистров третьего э:1 емент 23. 1 ежим работ 2 сумматоров 45 Оцредетсяетс 51 т а к ж е 1111 фо Р м а ц и с. Й ц о 1151 У 1111 а В.1 с ния блоком 5 регистра 56.1 ри Вводе в регистр 56 седу 1111 его слова управления на входы комму, ,г т а . о ро в 4 4 с уммто ро в чс 2 , 4 2ис,42первого уровня поступасст коды, переключаюшие на Выход коммутатора 44 Втор 011 информационный Входе На второй и 11 формационньпс Вход суммато 1 сг 1, ра 45 сумматоров 42, 42 г, 42 первого уровня поступают значения свыхода соответствующего регистра 25 второго элемента 23 буферного запоминающего блока 3. На первьп вход сумматоров 45 поступает информация с выхода регистра 46 и, следовательно, на выходе сумматоров 45 сумматоров первого уровня формируются соответствующие суммы регистров 25.По следующему слову управления на пятые входы коммутаторов 44 сумг,1 г,г маторов первого уровня 42 , 42и 42 поступают коды, которые переключают на выход коммутатора 44 третий вход, т.е. на второй вход сумматора ч 5 поступает информация с соседних по столбцу сумматоров первого уровня. На выходе сумматоров 45 сумматоров первого уровня ч , 42и, , г,с г,г / ,3ч 2формируются суммы значений регистров 25 третьего элемента 23 и сумматоров 42 ", 4" , 42" первого уровня, Таким образом находится сумма з 11 ачений регистров по столбцам.Г)чередное слово управления подает на пятый вход коммутаторов 44 сумма 2,1 ггторов 43и 43второго уровня коды, которые подключают к выходукоммутатора 44 первый информационный вход, В регистры 46 первого и второго сумматоров 43 второго уровня записываются значения с выходов соответ 2,1 г,г ствующих сумматоров 42и 42первого уровня. Процедура вычисления значения сумматорами второго уровня аналогична выполнению этой процедуры сумматорами первого уровня. По следующему слову управления на сумматоре 43 2 второго уровня суммируетсяг,с г,г значение сумматоров 42и 42первого уровня, а следующим тактом наг,гсумматоре 43второго уровня определяется сумма значений сумматора9 131 42первого уровня и сумматора 43 второго уровня. Таким образом, значение на выходе сумматора 43второ 2,2 го уровня является новым значением элемента изображения В (2,2) после выполнения операции свертки.Запись нового значения элемента иэображение В (2,2) в блок 8 осуществляется следующим образом. Инфор. мация с третьего выхода сумматора2,243второго уровня через информационный выход блока 5 и информационный вход блока 8 поступают на первый информационный вход второго элемента 58. По информации из поля управления блоком 8 первый коммутатор 62 подключает первый вход к входу второго регистра 61. Новое значение элемента изображения В (2,2) записывается во второй регистр 61 второго элемента, 58,Для преобразования исходного массива маской 3 х 3 необходимо выполнить еще восемь операций параллельного преобразования элементов изображения аналогично описанной процедуре.Для иллюстрирования организации перекрестных связей коммутаторов рассмотрим решение задачи вычисления первой ориентированной произвольной для фрагмента изображения 5 х Х.Вычисления осуществляются согласно формулеБ Б( - 2-) =(В(1,11-5)+В(2,1-4)++В(3,4)+В(4, 5)+В(5,6),Для вычисления суммы такого вида необходимо значение первого элемента 23 блока 3 сдвинуть на два элемента изображения вправо, значение второго элемента 23 на один элемент изображения вправо, значение третьего элемент 23 остается без изменений, значение четвертого элемента 23 сдвигается на один элемент изображения влево, а значение пятого элемент 23 на два элемента изображения влево,Сдвиг значения элемента 23 вправо или влево осуществляется путем6003 10 8 аналогичен описанной процедуре.55 10 15 20 25 30 35 40 45 50 подачи информации с выхода регистра 56, из поля управления буферным запоминающим блоком на управляющие вхо. ды коммутаторов 24. При сдвиге значения элемента 23 вправо на управляющие входы коммутаторов их второй вход, т.е. информация из регистра 25 записывается в следующий по номе. ру регистр 25, При сдвиге влево к выходу коммутаторов 24 подключает ся первый вход, т.е, информация из регистра 25 записывается в предыдущий по номеру регистр 25. Сдвиг значений элементов 23 на несколько элементов изображения осуществляется с помощью соответствующей последовательности слов управления.В результате выполнения соответствующего количества сдвигов значения элементов иэображения уменьшае, мого вычисляемой производной оказались в третьем столбце, а вычитаемого - в четвертом. После ввода значений элементов из буферного запоминающего блока 3 в блок 5 в сумматорах 42, 42 , 42, 42 и 42первого уровня записаны соответственно значения элементов изоб- . ражения В (1,1), В (2,2), В (3,3), В (4,4) и В (5,5), а в сумматорах 424, 42, 42, 42, 42" первого уровня записаны значения В (1,2), В (2,3), В (3,4), В (4,5) и В (5,6) . Суммирование значений элементов изображения сумматорами первого уровня осуществляется .аналогично описанной процедуре. В результате суммиро - вания по столбцам в сумматоре 42первого уровня вычислена сумма умень. шаемого, а в сумматоре 42- пер 3,4 вого уровня сумма вычитаемого;Эти суммы записываются соответственно в сумматоры 43и 43второго уровз,З 3, 4ня . Вычисление первой ориентированной производной происходит з а счет вычитания значения сумматора 4 Э3,4 второго уровня из сумматора 43 Это осуществляется путем подачи соответствующего кода с выхода регистра 56 блока 6 на третий вход сумматора 45 сумматора 43 второго уровня. Ввод значения первой ориентированной производной в блок Из блока 8 информация может бытьзаписана в буферный запоминающийблок 3 либо через блок 1 выведенаиз устройства.1 З 16 ООЗ Информация с выхода регистров 61 элементов 58 поступает на вход соответствующего коммутатора 59, Первый выход коммутаторов 59 соединен с вторым входом соответствующего 5 элемента 23 буферного запоминающего блока 3, второй выход - с соответствующим входом коммутатора 60.При записи информации из блока 8 в буферный запоминающий блок 3 на входы коммутаторов 62 элементов 58 с третьего выхода регистра 56 блока 6 из поля управления блоком 8 поступает информация, которая подключает к выходу коммутаторов 6215 второй вход. В элементах 23 на выход первого коммутатора 24 подключается третий вход, а на выход остальных коммутаторов 24 второй вход. Записывая в регистр 56 последовательность 20 из управляющих слов, информация в элементах 58 будет сдвигаться вправо, По каждому управляющему слову значение регистра 61 будет записано в следующий по номеру регистр 61 по сигналу, поступающему с выхода регистра 56 из поля управления блока 8, На вторые информационные входы элементов 23 блока 3 поступает последовательность значений элементов изображе-З 0 жения. Запись информации в блок 3 аналогична описанной процедуре.При выводе результатов обработки из устройства коммутатор 60, управляемый по первому входу, подключает 35 последовательно к выходу входы, начиная со второго. Коммутаторы 59 подключают первый вход к второму выходу. Управление коммутаторами 59-И 60 осуществляется информацией из по ля управления блоком памяти вывода. Сдвигая информацию последовательно в элементах 58, новые значения элементов иэображения со второго выхода блока 8 поступают на вход блока 1. 45На вход узла 11 из поля управления блоком 1 ввода-вывода регистра 56 поступает информация, которая пе-реводит узел 11 в режим чтения,50После окончания вывода информация из блока 8 в последнем управляющем слове в поле управления окончанием программы записан признак окончания обработки локального фрагмента. 55 Эта информация с выхода регистра 56 поступает на вход шифратора 54 блока 6,Шифратор 54 вырабатывает код,который-отключает входкоммутатора 48 от четвертого выхода, и счетчик 55 перестает вырабатывать адреса ячеек памяти блока 7 памяти программ.формула и з о б р е т е н и я1, Устройство для обработки изображений, содержащее блок памяти ввода, буферный запоминающий блок, блок памяти вывода, блок управления и блок ввода-вывода, первые информацонные вход и выход которого являются соответственно входом и выходом устройства, а управляющий вход - подключен к первому управляющему выходу блока управления, о т л и ч а ю щ е е с я тем, что, с целью ,расширения функциональных возможностей за счет выполнения операций преобразования полутонового изображения,в него введены блок памяти программ, блок суммирования и блок выполнения операций, включающий вы - числительные узлы, коммутатор, сумматор и регистр выдачи, информационный вход которого соединен с выходом сумматора, вход первого слагаемого которого подключен к выходу коммутатора, выход регистра выдачи соединен с входом второго слагаемого сумматора и входом начального адреса программ блока управления, выходы 1вычислительных узлов подключены к информационным входам коммутатора, второй информационный выход блока ввода-вывода подключен к информационному входу блока памяти ввода, адресный вход которого соединен с выходом адреса данных блока управления, выход блока памяти ввода соединен с входами вычислительных узлов и с первым информационным входом буферного запоминающего блока, выход которого подключен к информационному входу блока суммирования, выход которого подключен к информационному входу блока памяти вывода, первый и второй выходы которого соединены соответственно с вторыми информационными входами буферного запоминающего блока и блока ввода-вывода, выход блока памяти программ соединен с входом команд блока управления, управляющие входы блока суммирования, буферного запоминающего блока, блока папяти вывода и коммутатора соединены соответственно с вторым, третьим, четвертым, пятым управляющими выходами блока управления, выход текущего адреса команды которого под3 ключен к адресному входу блока памяти программ,2, Устройство по п.1, о т л и - ч а ю щ е е с я тем, что каждый вычислительный узел содержит регистры, схему сравнения, дешифратор, триггер, сумматор, регистр сдвига, счетчик и генератор прямоугольных импульсов, выход которого подключен к счетному входу счетчика, а вход соединен с выходом триггера, информационный вход первого регистра является входом вычислительного узла, выход первого регистра подключен "к информационному входу второго регистра и к первому входу схемы сравнения, второй вход которой подключен к выходу второго регистра, выход схемы сравнения соединен с информационным входом третьего регистра, выход которого подключен к информационному входу четвертого регистра, выход которого подключен к информационному входу пятого регистра, выходы третьего, четвертого и пятого регистров подключены соответственно к входам дешифратора, первый и второй выхопы которого соединены соответственно с входами установки и сброса триггера, выход которого подключен к управляющему входу регистра сдвига, выход счетчика соединен с входом первого слагаемого сумматора, выход которого соединен с информационным входом регистра сдвига, выход которого под - ключен к входу второго сла гаемого сумматора и к выходу узла. 1316 ОО 3 143. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления содержит счетчики, коммутаторы,триггер, шифратор, регистр и гене 5 ратор тактовых импульсов, выходкоторого подключен к информационномувходу первого коммутатора, адресныйвход которого соединен с выходом шифратора, выходы первого коммутаторасоединены соответственно с счетнымивходами первого, второго, третьегои четвертого счетчиков, выходы разрядов первого и второго счетчиковсоединены соответственно с первым и вторым информационными входами второго коммутатора, выход которого является выходом адреса данныхблока, выход переноса первого счетчика подключен к первому входу шифратора и к входу установки триггера,выход переноса второго счетчика соединен с вторым входом шифратора и свходом сброса триггера, выход которого соединен с управляющим входомкоммутатора, выход переноса третьего счетчика соединен с третьимвходом шифратора, выходы разрядовтретьего счетчика являются пятым управляющим выходом блока, информационный вход четвертого счетчика является входом начального адресапрограмм блока, выходы разрядов четвертого счетчика являются выходомтекущего адреса команды блока, выхо 3- ды разрядов регистра подключены соответственно к второму третьему,четвертому и первому управляющимвыходам блока и к четвертому входушифратора, вход регистра являетсявходом команд блока.