Устройство для регистрации динамических параметров программ

(Я) 4 С 06 Р 11 28 ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ рОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ ПРОГРАММ(57) Изобретение относится к областивычислительой техники и предназначено для отладки программ и сборастатистических данных о динамическихпараметрах структур программ, выполняемых на электронных вычислительныхмашинах. Цель изобретения - расширение Функциональных возможностей устройства за счет регистрации кода ко,ЯО 1277119 А 1 манды перехода, количества выполняемых команд в цикле и линейном участке, времени выполнения цикла и линей.ного участка. Устройство для регистрации динамических параметров структур программ содержит блок памяти и счетчик циклов. Сущность изобретения заключается в том, что для любого участка программы (линейного или цикла) фиксируются не только его границы в адресном пространстве программы с подсчетом циклов, но также и код команды перехода, количество выполненных команд и время выполнения участка. С этой целью устройство дополнительно содержит блок формирования режимов, счетчик адреса памяти, дешийратор нуля, элемент И, элемент ИЛИ, триггер управления, блок управления, счетчик числа команд, мультиплексор, регистр адерса и узел сравнения. 2 табл., 1 з.п. -лы.5 ил 1Вка микропрограммного управления соединены соответственно с входом сихронизации регистра адреса и с управляющим входом мультиплексора, выход которого соединен с информационным входом блока памяти, выходыСчетчика команд, счетчика циклов,второй и третий информационные входыустройства соединены соответственнос первым, вторым, третьим и четвертым информационными входами мультиплексора, четвертый информационныйвход устройства соединен с информационным входом регистра адреса и первыминформационным входом блока сравнения, выход регистра адреса соединенс вторым информационным входом блокасравнения, вход признака записи устройства и тактовые входы устройствасоединены соответственно с входом записи блока формирования рекжмов и стактовыми входами блока микропрограммного управления. 2, Устройство по и. 1, о т л и - 25 ч а ю щ е е с я тей, что блок формирования режимов содержит триггер записи,два регистра, узел сравнения, элемет ИЛИ и два элемета И, причем информационые входы триггера записи, первого и второго регистров подключеык первому информационному входу блока, синхровходы триггера записи и регистров объединены и подключень к входу разрешения записи блока, нулевой вход триггера записи подключен к входу разрешения считыванияблока, выход первого разряда первого регистра является первым выходом блока, выходы второго и третьего разрядов первого регистра соединены с первыми входами элемента ИЛИ и первого элемента И соответственно, вторые входы которых подключены соответственно к выходу первого элемента И ивыходу равенства узла сравнения, первый и второй информационные входы которого соединены соответственно с выходом второго регистра и вторым информационным входом блока, первыйвыход триггера записи является вторым выходом блока, второй выход триггера записи соединен с первым входомвторого элемента И, второй вход которого соединен с выходом элемента ИЛИ,выход второго элемента И являетсятретьим выходом блока,нд, гор юлтуил цилттиР Сгте . лутлеирге лерг,теФ 2 реС т, ЯР лц. лм . уг лжив циюыФжлолил илью исклно ии еюч лилтмю чюаемо ме гглимла союмтР668/43В Зак Тираж 671 Подписное ИИПИ Государственного комитета СССР о делам изобретений и открытий Москва, Ж, Раушская наб д, 4127711Изобретение относится к вычислительной технике и может быть использовано для отладки программ и сборастатистических данных о динамическихпараметрах структур программ, выполняемых на электронных вычислительныхмашинах,Цель изобретения - расширениефункцибнальных возможностей устройства за счет регистрации кода командыперехода, количества выполненных команд в цикле и на линейном участке,времени выполнения цикла и линейногоучастка.На фиг, 1 изображена функциональ"ная схема устройства; на фиг. 2функциональная схема блока формирования режимов; на Фиг, 3 - функционяльная схема блока микропрограммногоуправления; на фиг. 4 - алгоритм работы устройства; на фиг, 5 - примеручастка программы.Устройство для регистрации динамических параметров программ (Фиг.1)содержит блок 1 формирования режимов,стьетчик 2 адреса, дешифратор 3 нуля,элемент И 4, элемент ИЛИ 5, триггер6 управления, блок 7 микропрограммного управления, счетчик 8 команд,мультиплексор 9, блок 10 памяти,счетчик 11 циклов, регистр 12 адреса, блок 13 сравнения, выход 14 блока 1 - признак непрерывного заполнения блока памяти, выход 15 элемента И 4, выход 16 блока 1 выход 17 35блока 1 - разрешение регистрации,тактовые выходы 18 и 19 блока 7, выход 20 - признак записи, выход 21коды начала линейного учйстка, тактовые выходы 22 - 26 блока 7 микропрог Ораммного управления, управляющийвход 27 мультиплексора 9, выход 28блока 13 сравнения, первый 29 и второй 30 информационные входы устройства, вход 31 признака записи устройства, первый 32 и второй 33 тактовыевходыустройства, третий 34 и четвертый 35 информационные входы устройства.50Блок 1 (фиг. 2) содержит триггер36 записи, первый регистр 37, элементИЛИ 38, первый элемент И 39, второйрегистр 40, узел 4 1 сравнения, второй элемент И 42, информационные входы 43 - 46 блока 1 (линии и связи),Блок 7 микропрограммного управления (фиг, 3) содержит регистр 47 адреса первого ПЗУ, первое ПЗУ 48,92первый 49, второй 50, третий 51, чет- вертый 52 элементы И 1 П 1, триггер 53 успешного перехода, триггер 54 линейного участка, пятый элемент ИЛИ 55, первый 56, второй 57, третий 58, четвертый 59, пятый 60, шестой 61, седьмой 62 и восьмой 63 элементы И, регистр 64 адреса второго ПЗУ, второе ПЗУ 65, триггер 66 цикла, Формирователь 67, информационные и тактовые входы 68-75 (линии и связи).На первый информационный вход 29 устройства в блок 1 (фиг,2) поступают следующие сигналы режимов: по линии 43 - сигнал режима работы блока 10 памяти (ЗП) по линии 44 - сигнал режима однократного заполнения блока 10 памяти (ОД.ЗПЛ), по линии 45 - сигнал режима работы устройства по любой программе (любой) по линии 46 - код ключа защиты исследуемой программы.На первый управляющий вход 31 устройства в блок 1 поступает строб заиси информации в триггер 36 записи, , егистр 37 и регистр 40.На второй информационный вход устройства 30 в.блок 1 поступает код ключа защиты текущей программы.На второй управляющий вход 32 устройства в блок 7 (Фиг. 3) поступают следующие сигналы управления: по линии 68 - сигнал строба команды (СТР. КМД), по линии 69 - сигнал признака успешного перехода (УСП ПРХ), по линии 70 - сигнал признака конца команды (КЦ И 1 Д), по линии 7 1 - сигнал признака команды перехода (КЯ.ПРХ), по линии 72 - сигнал разрешения чтения блока 10 памяти (РАЗ,ЧТ.БЦ).На третий управляющий вход устройства 33 в блок 7 управления поступают следующие сигналы: по линии 73 - первый синхросигнал (СХ,1), по линии 74 - второй синхросигнал (СХ.2), по линии 75 - третий синхросигнал (СХ.3).На третий информационный вход 34 устройства (фиг. 1) поступают код операции и текущее значение часов процессора.На четвертый информационный вход 35 устройства поступает текущий адрес команды.Блок 1 Формирования режимов предназначен для обеспечения режимовработы устройства и выработки ряда управляющих сигналов.Счетчик 2 адреса памяти формируетадрес обращения к блбку 10 памяти, 1277119Дешифратор 3 нуля служит для выработки сигнала признака нулевого состояния счетчика 2 адреса памяти.Триггер 6 управления предназначендля временного хранения признака того, что блок 10 памяти заполнен и своим выходом подключен к управляющемувыходу устройства.Блок 7 микропрограммного управления обеспечивает разворот временной 10диаграммы устройства,Счетчик 8 команд предназначен дляподсчета числа команд на линейномучастке программы,Счетчик 11 циклов подсчитывает 15число повторений циклических участков программы.Регистр 12 адреса служит для записи и временного хранения адреса перехода. 20Блок 13 сравнения обеспечивает поразрядное сравнение содержимого регистра 12 адреса и текущего значенияадреса команды.Мультиплексор 9 предназначен длякоммутации информационных потоков свыхода счетчика 8 команд, счетчика11 циклов или четвертого 35 и третьего 34 информационных входов устройства на вход блока 10 памяти, 30Блок 10 памяти необходим для записи и временного хранения регистрируемых данных.Триггер 36 записи (фиг. 2) предназначен для обеспечения режима записи или чтения блока 10 памяти.Регистр 37 обеспечивает режимоднократного либо непрерывного заполнения блока памяти и режим работыпо ключу защиты программы. 40Регистр 40 предназначен для записи и хранения ключа защиты исследуемой программы.Узел 41 сравнения осуществляетпоразрядное сравнение ключа защиты 45текущей программы и ключа защитыисследуемой программы.Первый элемент И 39, элемент ИЛИ38 и второй элемент И 42 предназначены для выработки сигнала разрешения 50работы синхросигналов СХ.1 и СХ 2. Регистр адреса первого ПЗУ 47 и регистр адреса второго ПЗУ 64 предназначены для Формирования и временного хранения адресов соответственно первого 48 и второго 65 ПЗУ,Первое ПЗУ 48, первый 49, второй 50, третий 51, четвертый 52, пятый 55 элемент ИЛИ, первый 56, второй 57, третий 58, четвертый 59, пятый 60, шестой 61, седьмой 62 и восьмой 63 элеметы И, второе ПЗУ 65, формирователь 67 осуществляют выработку управляющих сигналов, обеспечивающих работу устройства.Триггер 53 успешного перехода служит для хранения признака команды с успешным переходом.Триггер 54 линейного участка предназначен для хранения признака линейного участка программы.Триггер 66 цикла предназначен для хранения признака циклического участка программы.Устройство работает следующим образом.В исходном состоянии все триггеры, регистры и счетчики обнулены (цепи сброса не показаны).Устройство может работать в режиме записи информации в блок 10 памяти или в режиме считывания информации из блока 10 памяти (фиг. 1).В режиме записи перед началом работы в блоке 1 по первому информационному входу 29 устройства при наличии строба записи на первом управляющем входе устройства 31 устанавливается управляющая информация, определяющая режим работы устройства, реакцию на заполнение блока 10 памяти, номер ключа защиты исследуемой программы. В случае, когда в регистре 37 (фиг. 2) установлен режим регистрации по конкретному коду ключа защиты, узел 4 1 сравнения сравнивает установленный в регистре 40 код с кодом ключа защиты текущей программы, поступающим по второму информационному входу 30 устройства. Если сравнение произошло, то на третьем управляющем выходе 17 блок 1 появляется сигнал, который поступает в блок 7 (фиг, 3), разрешая прохождение первого и второго синхросигналов, поступающих с третьего управляющего входа 33 устройства, через пятый 60 и шестой 61 элементы И блока 7.В случае, когда в регистре 37 (фиг. 2) установлен режим регистрации по любому коду ключа защиты, сигнал на третьем управляющем выходе 17 блока 1 появляется независимо от результата работы узла 41 сравнения. Далее устройство в режиме записифункционирует под управлением блока1277119 7 согласно алгоритму, представленному на фиг. 4. Работа 113 У 48 и ПЗУ 65 но,Работу у примере уча ном на фиг,Пр и ройства раска программы анавливаетсяй на адресный веден первого выходасвязи 22 на счет това ро32 сигнал с второ тупает на устара 54 линейного л ис 6.и поступлении (фиуправляющему входо связи б 8) сигналкоманды А 1) и отсКМЛ ПРХ (на связи 3) поустройса СТР, КМ,тствии с71):в ре описывается табл. 1 и 2 соответственре 41 адреса ПЗУ ус код 0001, посгупающ вход ПЗУ 48, При этом сигнал с ПЗУ 48 поступает по ный вход счетчика 8 го выхода ПЗУ 48 по новочный вход триггучастка, сигналы с четвертого и пятого выходов ПЗУ 48 поступает черезпервый 49 и второй 50 элементы ИЛИблока 7 по связи 21 на информационный вход блока 10 памяти в качестве 5кода "Начало линейного участка",сигналы с шестого и седьмого выходов ПЗУ 48 поступают через третий51 и четвертый 52 элементы ИЛИ блока 7 по связи 27 на управляющий вход 10мультиплексора 9, коммутируя на информационный вход блока 10 памятиинформацию, поступающую с третьего34 и четвертого 35 информационныхвходов устройства, т.е. код операции команды, текущее показание часови адрес команд. Сигнал с третьего выхода ПЗУ 48, пройдя через пятый элемент ИЛИ 55 блока 7, запускает Формирователь 67, сигнал с выхода которого разрешает прохождение через первый элемент И 56 блока 7 синхросигнала СХ.1, который по связи 20 поступает на управляющий вход блока 10 памяти (фиг, 1) в качестве строба записи.Кроме того, разрешается прохождениечерез второй элемент И 57 блока 7синхросигнала С 3,2, который по связи19 поступает через элемент ИЛИ 5 насчетный вход счетчика 2 адреса памя- З 0ти, модифицируя его значение. В результате этого в блоке 10 памяти запоминается информация вида: код 00"Начало линейного участка", код операции команды, время, адрес команды (А 1). Счетчик 2 адреса хранит новое значение.45 Далее устройство ожидает поступление следующего сигнала СТР КМД, по 40 приходу которого (для команды А 2) в регистре 4 1 адреса ПЗУ устанавливается код 0101, поступающий на. адресный вход ПЗУ 48, При этом сигнал с первого выхода ПЗУ 48 поступает по связи 22 на счетный вход счетчика 8 команд, модифицируя его значение. Таким образом, в случае, когда выполняется линейный участок программы, в устройстве после Фиксации его кача ла производится подсчет числа команд линейного участка в счетчике 8 числа команд.При поступлении по второму управляющему (фиг, 3) входу устройства 55 32 (по связи 68) сигнала СТР.КМД (для команды АЗ) и наличии сигнала КМД.ПРХ. (на связи 71) в регистре 41 адреса ПЗУ устанавливается код 0111, пос.-упа;ощий на адресный вход ПЗУ 48, При этом сигналы с четвертого и пятого выходов ПЗУ 48 поступают через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 21 на информационный вход блока 10 памяти в качестве кода "Переход", сигналы с шестого и седьмого выходов ПЗУ 48 поступают через третий 51 и четвертый 52 элементы ИЛИ блока 7 по связи 27 на управляющий вход мультиплексора 9, коммутируя на информационный вход блока 1 О памяти информацию, поступающую с третьего 34 и четвертого 35 информационных входов устройства. Сигнал с восьмого выхода ПЗУ 48, пройдя через пятый 55 элемент ИЛИ блока 7, запускает Формирователь 67, сигнал с выхода которого разрешает прохождение через первый элемент И 56 блока 7 синхросигнала СХ,1, который по связи 20 поступает на управляющий вход блока 10 памяти в качестве строба записи. Кроме того, разрешается прохождение через второй элемент И 57 блока 7 синхросигна. ла СХ.2, который по связи 19 поступает через элемент ИЛИ 5 на счетныйвход счетчика 2 адреса, модифицируяего значение. В результате этого вблоке 10 памяти запоминается информация вида: код 0 1 "Переход", код операции команды перехода, время, адрес команды перехода (АЗ).Сигнал с восьмого выхода ПЗУ 48 поступает, кроме того, на информационный вход триггера 53 успешного перехода и второй вход восьмого элемента И 63 блока 7, Так как переход неуспешный, т,е, сигнал УСП ПРХ повторому управляющему входу 32 устройства (по связи 69) не поступает при поступлении по этому входу сигнала КП.КМД. (по связи 70), в регистре 64 адреса ПЗУ устанавливается код 0001, который поступает на адресный вход ПЗУ 65 (в регистре 47 адреса ПЗУ - код 0110, а на выходах 1-8 ПЗУ 48 все нули), При этом на выходах 1-11 ПЗУ 65 - все нули (см. табл. 1 и 2). Устройство переходит в состояние ожидания поступления следующего сигнала СТР.КМД.При поступлении по второму управляющему входу устройства 32 (по связи 68) сигнала СТР,КМД, (для команды А 4) в регистре 47 адреса ПЗУ устанавливается код 0101, поступающий наадресныи вход ПЗУ 48. При этом сигнал с первого выхода ПЗУ 48 поступает по .связи 22 на счетный вход счетчика 8 команд, модифицируя его значение. 5Аналогично устройство отрабатывает при опоступлении сигнала СТР.КМД для команды А 5. При поступлении по второму управляющему входу устройства 32 (по связи 68) сигнала СТР.КЬЩ (для команды А 6, которая передает управление команде А 5) и наличии сигнала К 1 Щ ПРХ (на связи 71) в регистре 47 адреса 15 ПЗУ устанавливается код 0111, поступающий на адресный вход ПЗУ 48, При этом сигналы с четвертого и пятого выходов ПЗУ 48 поступают через первый 49 и второй 50 элементы ИЛИ бло ка 7 по связи 21 на информационный вход блока 10 памяти в качестве кода "Переход", сигналы с шестого и седьмого выходов ПЗУ 48 поступают через третий 51 и четвертый 52 элемен ты ИЛИ. блока 7 по связи 27 на управляющий вход мультиплексора 9, коммутируя на информационный вход блока 10 памяти информацию, поступающую с третьего 34 и четвертого 35 инфор мационных входов устройства. Сигнал с восьмого выхода ПЗУ 48, пройдя через пятый элемент ИЛИ 55 блока 7, запускает формирователь 67, сигнал с выхОДЯ котОРОГО Разрешает прохожДе ние через первый элемент И 56 блока 7 синхросигнала С 3.1, который по связи 20 поступает на управляющий вход блока 10 памяти в качестве строба записи. Кроме того, разрешается 40 прохождение через второй элемент И 57 блока 7 синхросигнала С 3.2, который по связи 19 поступает через элемент ИЛИ 5 на счетный вход счетчика 2 адреса, модифицируя его значение, В результате этого в блоке 10 памяти запоминается. информация вида: код 01 - "Переход", код операции команды перехода, время, адрес, команды перехода (А 6), Сигнал с восьмого выхода ПЗУ 48 поступает, кроме того,на информационные вход триггера 53успешного перехода и второй входвосьмого элемента И 63 блока 7,.Таккак переход успешный, сигнал УСП.ПРХ, 55поступающий по второму управляющему входу устройства 32 (по связи 69), устанавливает триггер 53 успешного перехода блока 7. При поступлении сигнала КЦ КЩ в регистре 64 адреса ПЗУ устанавливается код 0101, который поступает на адресный вход ПЗУ 65. При этом сигналы с третьего и четвертого выходов ПЗУ 65 поступают через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 21 на информационный вход блока 10 памяти в качестве кода "Конец. линейного участка". Сигнал с,пятого и шестого выходов ПЗУ 65 поступают через третий 5 1 и четвертый 52 элементы ИЛИ блока 7 по связи 27 на управляющий вход мультиплексора 9, коммутируя на информационный вход блока 10 памяти информацию, поступающую со счетчика 8 команд. Сигналы с восьмого выхода ПЗУ 65 поступают на вход сброса триггера 54 линейного участка. Сигнал с седьмого выхода ПЗУ 65 поступает на синхровход регистра 12 адреса, защелкивая в нем адрес перехода, поступающий с четвертого информационного входа 35 устройства, т.е, адрес команды (А 5) которой передается управление в результате успешного выполнения команды перехода, Сигнал с девятого выхода ПЗУ 65, пройдя через пятый элемент ИЛИ 55 блока 7, запускает Формирователь 67, сигнал с выхода которого разрешает прохождение через первый элемент И 56 блока 7 синхросигнала СХ.1, который по связи 20 поступает на управляющий вход блока 10 памяти в качестве строба записи, Кроме того, разрешается прохождение через второй элемент И 57 блока 7 синхросигнала С 3.2, который по связи 19 поступает через элемент ИЛИ 5 на счетный вход счетчика 2 адреса, модифицируя его значение, Сигнал с. девятого выхода ПЗУ 65 поступает также на вход четвертого элемента И 59 блока 7, разрешая прохождение синхроигнала С 3.2, который по связи 23 поступает,ня вход сброса счетчика 8 команд, Таким образом, в блоке 10 па. мяти запомнена информация вида; код 10 - "Конец линейного участка" значение счетчика 8 команд. В регистре 12 адреса защелкнут адрес команды (А 5), которой передается управление в результате успешного выполнения команды перехода (А 6). Счетчик 8 команд сброшен, а счетчик 2 адреса промодифицирован. При поступлении по второму управляющему входу 32 устройства (по свя 1277119 12зи 68) сигнала СТР.КМД (для команды А 5) и отсутствии сигнала КМД ПРХ (на связи 71) в регистре 47 устанавливается код 0001, поступающий на адресный вход ПЗУ 48. При этом сигнал с первого выхода ПЗУ 48 поступает по связи 22 на счетный вход счетчика 8 команд, сигнал с второго выхода ПЗУ 48 поступает на установочный вход триггера 54 линейного участ ка, сигналы с четвертого и пятого выходов ПЗУ 48 поступают через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 21 на информационный вход блока 10 памяти в качестве кода 15 "Начало линейного участка", Сигналы с шестого и седьмого выходов ЗУ 48 поступают через третий 51 и четвертый 52 элементы ИЛИ блока 7 по связи 27 на управляющий вход мультип лексора 9, коммутируя на информационный вход блока 10 памяти информацию, поступающую с третьего 34 и четвертого 35 информационных входов устройства, Сигнал с третьего вы хода ЗУ 48, пройдя через пятый 55 элемент ИЛИ блока 7, запускает Формирователь 67, сигнал с выхода которого разрешает прохождение через первый элемент И 56 блока 7 синхросигна ла СХ.1, который по связи 20 поступает на управляющий вход блока 10 памяти в качестве строба записи, Кроме того, разрешается прохождение через второй элемент И 57 блока 7 синхросигнала СХ.2, который по связи 19 поступает через элемент ИЛИ 5 на счетный вход счетчика 2 адреса памяти, модифицируя его значение, В результате этого в блоке 10 папяти 40 запоминается информация вида: код 00 - "Начало линейного участка", код операции команды, время, адрес команды (А 5)45При поступлении по второму управляющему входу устройства 32 (по связи 68) сигнала СТР.К 1 Щ (для команды А 6, которая передает управление команде А 5) и наличии сигнала К 1 Щ.ПРХ (на связи 71) в регистре 47 устанавливается код 0111, поступающий на адресный вход ПЗУ 48, При этом сигналы с четвертого и пятого входов ПЗУ 48 поступают через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 2 1 на информационный вход блока 10 памяти в качестве кода "Переход". Сигналы с шестого и седьмого выходов ПЗУ 48 поступают через третий 51 и четвертый 52 элементы ИЛИблока 7 по связи 27 на управляющийвход мультиплексора 9, коммутируяна информационный вход блока 10 памяти информацию, поступающую с третьего 34 и четвертого 35 информационных входов устройства. Сигнал с восьмого выхода ПЗУ 48, пройдя через пятый элемент ИЛИ 55 блока 7, запускает Формирователь 67, сигнал с выходакоторого разрешает прохождение черезпервый 56 элемент И блока 7 синхросигнала С 3.1, который по связи 20поступает на управляющий вход блока10 памяти в качестве строба записи,Кроме того, разрешается прохождениечерез второй 57 элемент И блока 7синхросигнала СХ,2, который по связи19 поступает через элемент ИЛИ 5 насчетный вход счетчика 2 адреса, модифицируя его значение. В результатеэтого в блоке 10 памяти запоминаетсяинформация вида: код 01 - "Переход",код операции команды перехода, время,адрес команды перехода (А 6). Сигналс восьмого выхода ПЗУ 48 поступает,кроме того, на информационный входтриггера 53 успешного перехода и второй вход восьмого элемента И 63 блока 7. Так как переход успешный, сигнал УСП.ПРЗ, поступающий по второмууправляющему входу 32 устройства (посвязи 69), устанавливает триггер 53с успешного перехода блока 7. Припоступлении сигнала КЦ. ККД в регистре 64 устанавливается код 0111 (таккак с выхода узла 13 сравнения посвязи 28 поступает сигнал на информационный вход третьего разряда регистра 64),который поступает на адресный вход ПЗУ 65. При этом сигналы стретьего и четвертого выходов ПЗУ 65поступают через третий 51 и четвертый 52 элементы ИЛИ блока 7 по связи27 на управляющий вход мультиплексора 9, коммутируя на информационныйвход блока 10 памяти информацию, поступающую со счетчика 8 команд. Сигналс восьмого выхода ПЗУ 65 поступаетна вход сброса триггера 54 линейногоучастка. Сигнал с девятого выходаПЗУ 65, пройдя через пятый 55 элементИЛИ блока 7, запускает Формирователь67, сигнал с выхода которого разрешает прохождение через первый элементИ 56 блока 7 синхросигнала СХ 1., ко.торый по связи 20 поступает на управ 14131277119ляющий вход блока 10 памяти в качестве строба записи. Кроме того, разре 1 цается прохождение через второй элемент И 57 блока 7 синхросигнала СХ.2,который по связи 19 поступает черезэлемент ИЛИ 5 на счетный вход счетчика 2 адреса, модифицируя его значение. Сигнал с девятого выхода ПЗУ65 поступает также на вход четвертого 59 элемента И блока 7, разрешая Юпрохождение синхросигнала СХ.2, который по связи 23 поступает на входсброса счетчика 8 команд, Сигнал сдесятого выхода ПЗУ 65 поступает навход установки триггера 65 цикла. 15Сигнал с одиннадцатого выхода ПЗУ 65по связи 34 поступает на счетныйвход счетчика 11 циклов, модифицируяего значение, Таким образом, в блоке10 памяти запомнена информация вида: 20код 10 - "Конец линейного участка",значение счетчика числа команд. Счетчик 8 команд сброшен, счетчик 2 адреса промодифицирован: установлентриггер 66 цикла, счетчик 11 цикив промодифицирован,Далее для циклического участкапрограммы в устройстве осуществляется подсчет (в счетчике 11 циклов)числа повторений этого участка и 30регистрация команд перехода (Фиг.4),При поступлении по второму управляющему входу устройства 32 (по связи 68) сигнала СТР,КМД (для командыАб, которая передает управление команде А 7, т,е. осуществляется выходиз цикла) и наличии сигнала КИЛ.ПРХ.(на связи 7 1) ) в регистре 47 устанавливается код 1011, поступающий наадресный вход ПЗУ 48, При этом сигналы с четвертого и пятого выходов ПЗУ48 поступают через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 21 на информационный вход блока10 памяти в качестве кода "Переход", 5сигналы с шестого и седьмого выходовПЗУ 48 поступают через третий 51 ичетвертый 52 элементы ИЛИ блока 7по связи 27 на управляющий вход мультиплексора 9, коммутируя на информа рционный вход блока 10 памяти информацию, поступающую с третьего 34 и четвертого 35 информационных входов устройства. Сигнал с восьмого выходаПЗУ 48, пройдя через пятый 55 элемент 5ИЛИ блока 7, запускает формирователь67, сигнал с выхода которого разрешает прохождение через первый элемент И 56 блока 7 синхросигнала СХ.1,который по связи 20 поступает на управляющий вход блока 10 памяти в качестве строба записи. Кроме того, разрешается прохождение через второй элемент И 57 блока 7 синхросигнала СХ,2, который по связи 19 поступа.ет через элемент ИЛИ 5 на счетный ход счетчика 2 адреса, модифицируя го значения. В результате этого в блоке 10 памяти запоминается информация вида: код 01 - "Переход", код операции команды перехода, время, адрес команды перехода (Аб). Сигнал с восьмого выхода ПЗУ 48 поступает, кроме того, на информационный вход триггера 53 успешного перехода и второй вход восьмого элемента И 63 блока 7. Так как переход неуспешный, т,е, сигнал УСП ПРХ по второму управляющему входу 32 устройства (по связи 69) не поступает, при поступлении по этому входу сигнала КЦ.КЩ (по связи 70) в регистре 64 устанавливается код 1001, поступающий на адресный вход ПЗУ 65. При этом сигнал с первого выхода ПЗУ 65 поступает на вход сброса триггера 66 цикла. Сигналы с третьего и четвертого выходов . ПЗУ 65 поступают через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 21 на информационный вход блока 10 памяти в качестве кода "Счетчик циклов", Сигналы с пятого и шестого выходов ПЗУ 65 поступают через третий 51 и четвертый 52 элементыИЛИ блока 7 по связи 27 на управляющийвход мультиплексора 9, коммутируя наинформационный вход блока 10 памятиинформацию, поступающую со счетчика11 циклов. Сигнал с второго выходаПЗУ 65, пройдя через пятый 55 элементИЛИ блока 7, запускает формирователь 67, сигнал с выхода которого разрешает прохождение через первый элемент И 56 блока 7 синхросигнала СХ.1, который по связи 20 поступает на управляющий вход блока 10 памяти в качестве строба записи. Кроме того, разрешается прохождение через второй элемент И 57 блока 7 синхронизации СХ,2, который по связи 19 поступает через элемент ИЛИ 5 на счетный вход счетчика 2 адреса, модифицируя его значение. Сигнал с второго выходаПЗУ 65 поступает также на вход третьего элемента И 58 блока 7, разрешая прохождение синхросигнала СХ.2, который по связи 25 поступает на вход сброса счетчика 11 циклов. Таким обра 516127711910 15 20 25 30 35 40 45 50 55 В режиме считывания устройство работает следующим образом.Сигнал с прямого выхода триггера 36 записи отсутствует, поэтому первый элемент И 39 блока 1 закрыт и на связи 17 отсутствует сигнал, разрешающий прохождение синхросигналов СХ.1 и СХ.2 через пятый 60 и шестой 61 элементы И блока 7Сигнал с инверсного выхода триггера 36 по связи 16 поступает на третий вход седьмого элемента И 62 блока 7, при поступлении на первый вход которого сигнала "РАЗ.ЧТ.БП" с второго управляющего входа 33 устройства (по связи 72) разрешается прохождение синхросигнала СХ.З, который по связи 18 поступает через первый элемент ИЛИ 5 на счетный вход счетчика 2 адреса, модифицируя его значение,зом, в блоке 10 памяти запомнена информация вида: код 11 - "Счетчик цикловзначение счетчика циклов. Триггер бб цикла и счетчик 11 циклов сброшены. Счетчик 2 адреса промодифицирован.Если в управляющей информации, хранящейся в регистре 37 режимов блока 1, задан режим непрерывного заполнения блока 10 памяти (отсутствует сигнал на связи 14), то после максимального адреса в счетчике 2 адреса формируется нулевой адрес обращения к блоку 10 памяти и работа устройства продолжается.Если задан режим однократного заполнения блока 10 памяти и установки Запроса на обработку информации, запомненной в блоке 10 памяти, то по дешифрации дешифратором 3 нулевого состояния счетчика 2 адреса элемент .И 4 Формирует сигнал, который по связи 15 поступает на информационный вход триггера б управления, на синхровход которого поступает сигнал. модификации счетчика 2 адреса, который устанавливает триггер б управления и сбрасывает счетчик 2 адреса, при этом на управляющем выходе устройства формируется сигнал, который может быть использован в качестве запроса на обработку информации, запомненной в блоке 10 памяти. Кроме того, сигнал с выхода элемента И 4 поступает по связи 15 на вход сброса триггера 36 записи (фиг. 2) блока 1, устанавливая режим считывания из блока 10 памяти. Формула изобретения 1, Устройство для регистрации динамических параметров программ, содержащее блок памяти, блок микропрограммного управления, счетчик адреса, элемент ИЛИ, блок сравнения и счетчик циклов, причем выход равенства блока сравнения соединен с первым адресным входом блока микропрограммногоуправления, первый и второй тактовые выходы которого соединены соответственно со счетным входом и входом начальной установки счетчика циклов,о т л и ч а ю щ е е с я тем, чту, сцелью расширения функциональных возможностей устройства за счет регистрации кода команды перехода, количества выполненных команд в циклеи на линейном участке и времени ихвыполнения,в устройство введены блокформирования режимов, счетчик команд,дешифратор нуля, элемент И, триггеруправления, мультиплексор и регистрадреса, причем первый и второй информационные входы устройства соединены соответственно с первым и вторым информационными входами блокаформирования режимов, первый, второй и третий выходы которого соединены соответственно с первым входом элемента И, с входом разрешения чтения блока микропрограммного управления и с входом разрешения записи блока микропрограммного управления, третий, четвертый, пятый и шестой тактовые выходы блока микропрограммного управления соединены соответственно со счетным входом счетчика команд, с входом сброса счетчика команд, с входом признака записи блока памяти и с первым входом элемента ИЛИ, выход которого соединен со счетным входом счетчика адреса, седьмой тактовый выход блока микропрограммного управления соединен с вторым входом элемента ИЛИ и с входом синхронизации триггера управления, выход которого является выходом требования прерывания устройства, выход счетчика адреса соединен с адресным входом блока памяти и с входом дешифратора нуля, выход которого соединен с вто рым входом элемента И, выход которого соединен с информационным входом триггера управления и с входом разрешения считывания блока формирования режимов, восьмой тактовый выход и выкод признака коммутации бло