Устройство для упорядочивания чисел

(191 П ЗШ 06 Р 7 ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ уст ный ИЛИ ног,(и вход у р= 1, элемен Р,Р ов И, + цвания к перв где Р-и мен сраче ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1, Авторское свидетельство СССР 932487, кл. 0 06 Р 7/06, 1980.2, Авторское свидетельство СССРМ 903864, кл. О Об Р 7/06, 1980(прототип),(54)(57) 1. УСТРОИСТВО ДЛЯ УПОРЯДОЧИВАНИЯ П ЧИСЕЛ, содержащее входныерегистры, дешифраторы, поразрядныеузлы анализа, элементы ИЛИ, входной регистр, причем выходы каждого-го входного регистра, входы которого являются информационными входами устройства, соединены с входами ( -го дешифратора, где= 1,2,-ым входом 1 -го поразрядного узлаанализа, каждый 1 -й выход 1 -го поразрядного узла анализа подключенк 1 -му входу 1 -го элемента ИЛИ, каждый 1-й поразрядный узел анализасодержит элементы НЕ и И, выходыкоторых соединены с выходами поразрядного узла анализа, а один извходов через элемент НЕ - с входамипоразрядного узла анализа, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия устройства эа счет одновременного сравненияисходных чисел, в него введены узлыпреобразования кодов, коммутаторыи ( Р) выходных регистров, причемвыход логической суммы 1 -го поразрядного узла анализа подключен к1-му входу-го узла преобразованиякодов, где=- ( 1 - 11, выход переносов каждого ( -го узла преобразования кодов соединен с первым управляющим входом (+ 1) -го узла преобразования кодов, каждый р -й выход-го узла преобразования кодов соединен с-ым управляющим входом -го коммутатора, где р = 1, 2,.-0 л- (- 1), а ( -й выход узла преобразования кодов - с-ым управляющим входом (1+ 1) -го узла преобразования кодов, где= 2, 3 ,( п - ), выходы 1 -го входного регистра подключены к информационным входам 1 -ых групп коммутаторов, выходы каждого ( -го элемента ИЛИ соединены с-ми входами управления передачей коммутаторов, выходы-го коммутатора подключены к входам-го выходного регистра, выходы которого являются информационными выходгаиС ройства в каждый ) -й поразрядузел анализа введен элементпричем каждый 1 -й вход поразрядо узла анализа, где= 1, 21), через 1 -й элемент НЕ соединен с-ми входами 1,1 + 1О- ф1) -го элементов И и 3 -ым входом элемента ИЛИ, выход которого является выходом логической суммы порязрядного узла анализа, ь -й вход узла подключен к б -му входу ( н -1) -го элемента И, первый вход поразрядного узла анализа соединен с его первым выходом, выход каждого-го элемента И является ( 6+ 1) -ым выходом поразрядного узла анализа,2, Устройство по п.1, о т л и ч а ю щ е е с я тем, что в нем первый узел преобразования кодов содержит (щ - 1) элементов НЕ и (т - 1) элементов И, причем кажцый Р-и зла преобразования кодов,2.( ю), через т ЙЕ соединен с Г -ми вхо+ 1, , (в) -го элевыходы которых соединены ми выходами узла преоб- . кодов, первый вход подкля. ому выходу и выходу пере 10626871062687 Тираж 7 Подписи Закаэ 10218 И ПИ Йе Фе лиал ППП "Патент В Фф10 б 2687 входу-го элемента И, вход управлениу узла соединен с вторыми входами элементов И, каждый-и вход узла подключен через-й элемент НЕ к ( +2 ) -му входу ( +1), (+2 ) П -го элементов И и к-му входу многовходового элемента И, выход которого подключен к выходу переносов узла, выход каждого-го элемента И соединен с 1 -ым выходом узла,щ -й поразрядный узел анализа состоит из П элементов И и ( о - 1) -го элемен-тов НЕ, причем каждый)1 -й вход узла, где р = 1, 2, , ( и - 1), соединен с первым входом-го элемента И, вход переносов узла подклю-, чен к вторым входам элементов И, каждый Р -й вход узла через р -й элемент НЕ соединен с (Р + 2) -м входом ( О+ 1)(Р + 2). , П -го элементов И, Ф -й вход узла подключен к (е + 2) -му входу П -го элемента И, выход каждого-го элемента И соединен с 1 -ым выходом узла 2).Однако определение наименьшего числа производится за один цикл работы устройства. Поэтому для упо- . рядочивания массива из П чисел пот ребуется п раз выполнить Обращение к устройству, причем каждый раз необходимо исключать из анализа выбранное число в предыдущем цикле,Таким образом, известное устройство требует организации и циклов обращения и, следовательно, его не. Наиболее близким по технической сущности к изобретению является уст ройстно для определения наименьшего из П чисел, содержащее регистры, дешифраторы, регистр результата, поразрядные узла анализа, группы элементов И, ИЛИ, причем каждый-й выход каждого 1 -го дешифратора соединен с 1 -ым входом-го поразряд ного узла анализа, где 1 =. 1, 2, ц. ) 1 р 2 у ар Ю р Ю число раз рядов операндов, каждый-ый выход -го поразрядного узла анализа подключен к-му входу-го элемента 25 ИЛИ, а выход переносов каждого 1 -го поразрядного узла анализа, где ) 12, ( ю - 1), соединен с входом управления (+ 1) -го поразрядного узла анализа, каждый-й пораэ рядный узел,анализа состоит из П элементов И, П элементов НЕ и многовходового элемента И, причем каждый -и вход узла подключен к первому носов узла преобразования кодов, а ( г + 1) -й вход узла преобразования кодов соединен дополнительно с (г + + 1) -ым входом г -го элемента И.3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что в нем каждый (6+ 1) -й узел преобразования кодов содержит (г - 1) элементов НЕ, (а -Д элементов И и (И - 0 - 1) элементов ИЛИ, причем Ь -й вход (3 + 1) -го узла преобразования кодов, где 5 = 1, 2, ,(Р 1 - 1), подключен к (б + 1) -му входу б -го элемента И, первый вход управления узла преобразования, кодов соединен с первыми входами первого элемента И и всех элементов ИЛИ,-й управляющий вход узца, где 1 = 2, 3,., ,% -( -1, подключен к 1 -ым входам 5, 5+ 1, , (щ- 1)-го элементов ИЛИ, выход 5 -го элемента ИЛИ соединен с (5+ 1) -ым входом (5+ 1) -го элемента И, выход первого элемента И соединен с выходом переносов узла преобразования кодов Изобретение относится к вычислительной технике и может быть использовано при реализации систем обработки данных и автоматизированных систем управления, 5Известно устройство для упорядочения чисел, содержащее , входных регистров, где п - количество чисел элементы ИЛИ, группы элементов. И, блок памяти из и выходных регист ров 11 . и через первый элемент НЕ - с первыми входами остальных элементов И,выход (8 + 1) -го элемента И соединен через (8 + 1) -й элемент НЕ с,(уя -)-го элементов И,4. Устройство по п, 1, о т л ич а ю щ е е с я тем, что, в нем каждый-й коммутатор содержит группуэлементов ИЛИ и П блоков из (е + 1-) групп элементов И, причем информационные входы элементов И 1 -гоблока подключены к информационнымвходам-ой группы коммутатора, первые управляющие входы элементов ИФ-го блока подключены к-ым входамуправления передачей, вторые управляющие входы элементов И О -й группыкаждого-го блока,р = 1, 2,,(щ+1-),соединены с р-ым управляющим входом коммутатора, выходыэлементов И всех групп подключены ксоответствующим входам элементовИЛИ группы, выходы которых соединены с выходами 1 -го коммутатора.достатком является низкое быстродействие,Цель изобретения - повышениебыстродействия устройства для упорядочивания и чисел за счет одновременного сравнения исходных чисел,Поставленная цель достигаетсятем, что, в устройство для упорядочивания п чисел, содержащее входныерегистры, дешифраторы, поразрядныеузлы анализа, элементы ИЛИ, выходной регистр, причем выходы каждого-го входного регистра, входы которого являются информационными входами устройства, соединены с входами-ым входом ) -го поразрядного узлаанализа, каждый-й выход ) -го поразрядного узла анализа подключенк-му входу-го элемента ИЛИ,каждый-й поразрядный узел анализасодержит элементы НЕ .и И, выходыкоторых соединены с выходами поразрядного узла анализа, а один извходов через элемент НЕ - с входамипоразрядного -узла анализа, введеныузлы преобразования кодов, коммутаторы и (ив 1) выходных регистров,причем выход логической суммы-гопоразрядного узла анализа подключенк 1 -му входу-го узла преобразования кодов, где=- (- 1), выход переносов каждого 1 -го узлапреобразования кодов соединен спервым управляющим входом (1 + 1) -гоузла преобразования кодов, каждый-й выход-го узла преобразованиякодов соединен с р -ым управляющимвходом 1 -го коммутатора, где р- 1, 2, ,п в ( - 1)1, а Ч,-йвыход узла преобразования кодов - с-ым управляющим входом (+ 1)-гоузла преобразования кодов, где2, 3, , ( Гп - ), выходы 1-говходного регистра подключены к информационным входам-ых групп коммутаторов, выходы каждого 1 -го элемента ИЛИ соединены с-ми входамиуправления передачей коммутаторов,выхсды 1 -го коммутатора подключенык входам 1-го выходного регистра,вьходы которого являются информационными выходами устройства, в каждый ) -й поразрядный узел анализавведен элемент ИЛИ, причем каждый1-и вход поразрядного узла анализа,где 1 = 1, 2 (и - 1), через6-й элемент ЙЕ соединен с-ми входами 1, 1 + 1, (и - 1) -го элементов И и 1-ым входом элемента ИЛИ, выход которого является выходом логической суммы поразрядного узла анализа, и -й вход узла подключен к , и-му входу (и - 1) -го элемента И,первый вхед поразрядного узла анализа соединен с его первым выходом,выход каждого 1 -го элемента И является (6 + 1) -ым выходом поразрядногоузла анализа,5 Первый узел преобразования кодовсодержит (и) элементов НЕ и (р -- Ц элементов И, причем каждый-йвход узла преобразования кодов,где Р = 1, 2, ,( в - Ц, через10 Р-й элемент НЕ соединен сг -ми вхо"дами ), 11 + 1, ,(ю - 1) -го элементов И, выходы которых соединены с(и + Ц -ми выходами узла преобразования кодов, причем первый вход15 подключен к первому выходу и выходупереносов узла преобразования кодов,а(и + 1) -й вход узла преобразованиякодов соединен дополнительно с (и ++ 1) -м входом г-го элемента И.Каждый (О + 1) -й узел преобразования кодов содержит (в - Я - 1) элементов НЕ,(ю - Ц элементов И ип" 6 - 1) элементов ИЛИ, причем б -йвход (О + 1) -го узла преобразованиякодов, где 5 = 1, 2, ,(ти - 0) .,подключен к (5+ 1) -му входу 5-гоэлемента И, первый вход управленияузла преобразования кодов соединенс первыми входами первого элементаИ и всех элементов ИЛИ, -й управляющий вход узла, где 1 = 2, 3,Ив (1 - 1 Д, подключен к-ьщ входам 5,5+ 1, ,(т - 1 - 1) -гоэлемейтов ИЛИ, выход 5 -го элемента35ИЛИ соединен с (5+ 1) -ым входом(5 + 1) -го элемента И, выход первого элемента И соединен с выходомпереносов узла преобразования кодови через первый элемент НЕ - с первыми входами остальных элементов И,40 выход (б + 1) -го элемента И соединенчерез (5+ 1) -й элемент НЕ с (5+2) -мивходами Я+ 2), (5+ 3), , (щ-Ц-го элементов И.Каждый-й коммутатор содержит45 группу элементов ИЛИ и П блоков иэ(я + 1 -1) групп элементов И, причем информационные входы элементовИ 1-го блока подключены к информационным входам 1 -й группы коммутато 50 ра, первые управляющие входы элементов И-го блока подключены к-ымвходам управления передачей, вторыеуправляющие входы элементов И р -йгруппы каждого-го блока,р = 1,2. ,. ,(щ + 1 -1, соединены ср-ым управляющим входом коммутатора,выходы элементов И всех групп подключены к соответствующим входамэлементов ИЛИ группы, выходы которыхсоединены с выходами-го коммутатоНа фиг, 1 приведена функциональ-. ная схема устройства для четырех чисел, принимающих значения от 1 до 5; на фиг. 2 - функциональная схема по 1062687разрядного узла анализа; на фиг.3-6- узлы преобразования кодов с первого по четвертый; на фиг. 7 - функциональная схема коммутатора.Устройство содержит информацион ные входы 1 - 14, подключенные к вхоцным регистрам 2- 24, выходные шины которых 31 - 3 подсоединены к дешифраторам 4, - 4, выходы дешифраторов 5 ц - 5, 5 - 5, 5 -5 д, 10 54 - 55, соединенные с поразрядными узлами анализа б - б, имеющие выходы 7 - 7 логической суммы ивыходные шины 8 1 - 8 14, 8 д 1 - 8 ц г8 - 84841 8448 й - 8 подключенные к элементам ИЛИ 9 . - 94 имеющие выходные шины 10 - 10, Узлы преобразования кодов 11- 114, имеющие выходные шины 12 - 12(,12, 12- 129 12- 124 и вьходы переносов 13- 131, коммутаОры 14 - 144, выходные шины ко.торых 15- 154 подсоединены к выходим регистрам 164 - 16 выходы которых соединены с выходными шинами устройства 17- 174.Поразрядные узлы анализа имеют Одицаксвую структуру, кажцый узел содержит элементы НЕ 18 - 189, элемент ИЛИ 19 и элементы И 20- 209.У ы преобразования кодов Одинаковую структуру по своему Функ-, циональному назначению. Отличие состоит лишь в количестве входов и выходов и определяется их местом во. устройства. 35Первый узел соцержит группу зле.;: в зов НЕ 21 и группу элементовПоследуюцие узлы преобразова:;ил .;Одов дополнительно содержат группу элементов ИЛИ 23. Коммутатоимеют Одинаковую структуру, отл;-чаю 11 уюся лишь их местом в устрой-в сКоммутатор содержит четыре блока ОО количеству входных регистров. Ка 9 цый бло( состоит из группы элементов И 24, числО 1(ОТОРых Определив.тся местом коммутатора в устрой(.т:О, и группы элементов ИЛИ 25 .к (О цутатор 14 содер 9 ит в каж до.: блоке по пять групп элементов И 24,:(Оммутатор 142 - по четыре группы, коммутатор 14 9 - по три груп" пы, коммутатор 144 - по две группы элементов И 24.Устройство работает следующим об" разом.упорядочивание массива иэ й чисел в предлагаемом устройстве производит" ся в порядке возврастания значений чисел таким оразом, что в первом 60 выходном регистре 161 размещается наименьшее число иэ И чисел, во вто- РО: РЕГИСТРЕ 16 о - НаИМЕНЬШЕЕ Из л - 1) чисел и т,д., а в-ом выход,ном регистре - наибольшее из о чи-" 65 сел. Такая последовательность образуется при упорядочивании массивачисел, представленных в прямом кодеПри необходимости упорядочиваниямассива из П чисел в порядке убывания значений все числа принимаются1 во входные регистры 24 - 2 в обратном коде. Выбор экстремальногочисла выполняется путем сравнениясигналов одноименных выходов дешифраторов, преобразующих двоичные коды чисел в распределительные.Пусть имеется маСсив иэ четырехчисел: а = 5, а = 1, а = 4, а2. Для этих значений чисел втабл. 1 приведены распределительныекоды,Из анализа табл. 1 видно, что впервый выходной регистр 164 необходимо передать число из второговхоцного регистра 2 у по управляющему сигналу, сформированному на основе сигналов с первых выходов дешифраторов 4- 44, во второй выходнойрегистр 16 аналогично рассмотренному выше - из четвертого входногорегистра 24, в третий выходной регистр 16- из третьего входногорегистра 2, в четвертый выходнойрегистр 164 - из первого входногорегистра 2, .Формирование обобщенных сигналов5 - 5, являюцихся логической суммой сигналов с одноименных выходовдешифраторов 4 4 - 44, производитсяв йоразрядных узлах б - банализа.Эти сигналы поступают на выходы7 - 7 логических сумм б- бузлов анализа и используются в узлах11 - 114 преобразования кодов для.Формирования управляюцих сигналов,подаваемых в коммутаторы 14- 144.Обобщенные сигналы 1 - 1формируются элементами ИЛИ 9 ( - 9 и поступают на шины 10- 104 . Эти сигналыиспользуются в коммутаторах 14(14 для управления передачей содержимого входных регистров 2 - 24 в со 1ответствующие выходные регистры 16164 в определенном для них порядке,Поразрядные узлы б - б (. анализаимеют одинаковую структуру и длячисел. При наличии хотя бы одногоединичного сигнала на входах 5 -5фиг, 2) на одном из выходов 8, -814появляется единичный сигнал, Крометого, единичный сигнал возникает ина выходе 7 логической суммы, таккак все входные сигналы поступаютна элемент ИЛИ 19. Элементы НЕ 1818 необходимы для получения одноголишь сигнала на выходах 8(1 - 8 ц приравных кодах исходных чисел. щТак, для указанного выше примера единичный сигнал возникает на вхо,де 51, поэтому элемент И 201. открыт, так как на его входах присутствуютединичные сигналы с выхода элементаНЕ 18 и .с входа 5 д, Нулевой сигналс выхода элемента НЕ 182 запираетэлементы И 20 и 20,Таким образом, сигнал свыхода8, т.е, 1 , указывает ьа то, что 5наименьшее число находится в регистре 2 , а сигнал 71 , т,е, 5, определяет необходимость передачи этого числа в первый выходной регистр16, 10Так как сигнал 52 равен единице,то второе число из четвертого входного регистра 24 Д 4= 1) должнобыть передано во второй выходной регистр 16. 15Очередной сигнал 5= О, а 94= 1.Это означает, что очередное наименьшее число необходимо передать в третий выходной регистр 16по сигналуб 4 из третьего входного регистра202 (1 = 1)Сигнал 5 = 1., что означает необ"ходимость передачи числа в выходнойрегистр 16 из первого входного регистра 2 (1,= 1) .25Таким образом, двоичный код сигналов 5 - 5, равный 11011, долженбыть преобразован в код 1111, Этифункции выполняются узлами преобразования кодов 11 - 114, каждый изкоторых формирует управляющие сигналы для соответствующего выходногорегистра, Таким образом, каждый узел11 - 114 преобразования кодов(фиг, 3 - 6) имеет одинаковую структуру. Однако функциональная схема 35каждого из них определяется местомузла в устройстве, Так, узел 111формирует управляющие сигналы дляпередачи числа из одного из четырехвходных регистров в первый выходной. 40Поэтому он имеет пять входов почислу сигналов 51 -5 5 и пять выходов.Если значение числа равно единице, то сигнал 5 = 1, и он присутствует на входе 7, коммутатора 14 45(Фиг. 3) . Этот сигнал через элементы НЕ 21 закрывает элементы И 222 И 224, и поэтому единичный сигнал будет лишь на выходе 12Если значение . наименьшего числаравно 2, то сигнал б = О, а сигнал5 = 1, В этом случае сигнал на выходе 12 узла 111 равен единице,Если же значенйе наименьшего числа равно 5, то сигнал Э = 1, аостальные сигналы б 1 -5 равны нулю,В этом. случае единичный сигнал будеттолько на выходе 12 узла 111. Узлы 111 - 114 преобразрвания кодов (фиг. 4 - 6) отличаются от уз- бО ла 11 тем, что в них учитывается .передача числа в предыдущие выходные регистры. В этих узлах дополнительно имеются элементы ИЛИ 23, посредством которых учитываются преобразованные коды в предыдущих узлах преобраздвания, С помощью элементов НЕ 21 блокируется Формирование ложных единичных сигналов, чем исключается наличие на выходах узла преобразования двух и более сигналов.Посредством элемента 221 формируется сигнал переноса при кодах ,э 1 - ). - 1111 : в узле 11 - 11в узле 113 - 111Преобразование кодов в каждом узле 11 1 - 114 производится в соответствии с табл. 2 состояния узлов. В крайней левой части табл. 2 указа-, ны возможные комбинации сигналов 5 ( = 1,5), в остальных частях таблицы - кодовые комбинации выходных сигналов узлов 111 - 11 преобразования.Рассмотрим работу узлов 11 - 11 преобразЬвания, когда кодовая комбинация сигналов 5( = 1,5) равна 11111. При этих условиях сигналы на шинах 7 - 7- равны единице, По сигналу шины 7 в узле 11(фиг. 3 блокируется через элемент НЕ 21 формирование сигналов на выходных шинах 12 - 12 . Таким образом, единичный сигнал будет на выходе 12 и кодовая комбинация выходных сигналов составит 10000 (табл. 2).Сигнал переноса с выхода 13 узла 11 и нулевые сигналы на выходах 12 - 1244 поступают на второй узел 11 преобразования кодов фиг. 4), Так как на шинах 13 и 7 имеются единичные сигналы, то элемент И 224 узла 11 д открыт, и единичный сигнал с выхода этого элемен- та поступает на выходную шину 12 и шину переноса 13, и через элемент НЕ 21 закрываются элементы И 22-224. На выходе узла 11 и образуется кодовая комбинация 1000,( табл,2).Выходные сигналы с узла 11 поступают на третий узел 11 преобразования кодов. Так как единичные сигналы имеются на шинах 13 и 7(Фиг. 5), то элемент И 22 открыт, Единичный сигнал с его выхода поступает на выходную шину 122 и шину 13 переноса и через элемент НЕ 21 закрываются элементы И 22 и 22. Таким образом, выходная комбинация сигналов составит 100 (табл, 2) . Сигналы с выходов узла 11 поступают на четвертый узел 11 преобра 4зования кодов. Так как единичныесигналы имеются на входах 13и 74(фиг. 6), то элемент И 21 открыт,Единичный сигнал с его выхода поступает на шииу 124 и через элементНЕ 21 закрывает элемент И 22. Таким образом, на выходе узла 114Формируется кодовая комбинация сигналов 10, что также соответствуеттабл2, 1062687При других кодовых комбинацияхсигналов 5 ,1= 1,5) работа узлов11" 114 производится аналогичнорассмотренной выше с участием элементов ИЛИ 23,Выходные сигналы узлов 11 - 114по шинам 12 41 - 125, 12 д - 12,12- 123, 1244 .- 124 т.е. преобразованные сигналы 5 - 5 элементовИЛИ 9 4 - 94 по шинам 10 - 10 (сигналы т -4) входных регистрОв 2- 2 по шинам 3 4 - 34поступают накоммутаторы 14 - 144,Коммутаторы 14- 144 обеспечива"ют в соответствии с .преобразованными кодами сигналов 51 - 5 в узлах 1511- 114 передачу чисел из входных регистров 21 - 24 в выходныерегистры 164 - 164, Коммутаторы имеют одинаковую структуру, различиесостоит в количестве оборудования, 20определяемое местом коммутатора вустройстве,Рассмотрим работу устройства вцелом при указанных выше значенияхчетырех исХодных чисел25В соответствии с табл, 1 единичные сигналы появляются на выходе 5дешифратора 4, на выходе 5 дешифратора 4, на выходе 54 дешифратора 4, на выходе 54 дешифратора 44.,Фиг. 1) . Таким образом, единичныесигналы появляются на следующихвходах поразрядных узлов анализаб- б: на входе 52 узла 6,. навходе 54 узла б, на входе 5 4 узла 64 и на входе 5 4 узла б. В узлах 6,1 - 65 формируются сигналы(Фиг, 1 и фиг. 2), поступающие вузле 64 на шину 7(5 = Ц и на шину8, в узле б - на шину 7 (Бр 1)и на шину 84 в узле 64 - на шину 407 (54= 1 и йа шину 84, в узле бна шину 7 (5 = 1) и на шину 8 . Вузле б сигналы равны нулю,Сигналы 5, 5, 54,5 поступают на узлы 11 1 - 114 преобразования. Сигналы с выходов узлов 6 -бна элементы ИЛИ 9 - 94 поступаютпо следующим шинам: на элемент ИЛИ 9по шине 8 р, на элемент ИЛИ 92 пошине 8, на элемент ИЛИ 9 - пошине 8, на элемент ИЛИ 94 - пошине 84.На выходах элементов ИЛИ 9 - 94Формируются сигналы соответственнопоступающие на коммутаторы 5514- 144,По кодовой комбинации сигналовэ ( = 1;5), равной 11011, формируются выходные сигналы в узлах 11114 преобразования кодов следующим образом.В узле 11 (Фиг 3) по единичному сигналу на шйне 7 кодовая комбинация 10000, и сигнал переноса на шине 13, В узле 11(фиг, 4) по единичным сйгналам на шинах 13 и 7 кодовая комбинация 1000 и сигнал на шине переносов 13В узле 11 (фиг.5) единичные сигналы присутствуют на шинах 13 1 74 и 7-. Так как элемент И 22 закрыт нулевым сигналом 5на шине 7, то единичный сигнал с выхода элемента НЕ 21 открывает элементы И 22 и 22 по их первым входам. Так как единичные сигналы присутствуют на втором входе элемента И 22(сигнал на шине 13) и на третьем (сигнал на шине 74), то элемент И 22 открыт, На выходе 22 узла 11 формируется единичный сигнал, который через элемент НЕ 21 закрывает элемент И 22 з, Таким образом, на выходе узла 11 Формируется кодовая комбинация 010, Эти сигналы и сигнал переноса по шине 133, равчый нулю, поступают в четвертыйузел 114, Так как сигнал на шине 13 равен нулю (фиг. 6), то элемент И 224 закрыт,нулевой выходной сигнал которого через элемент НЕ 21 открывает элемент И 22 по первому входу, На шине 7 имеется единичный сигнал . Так как имеется единичный сигнал на шине 122, то элемент И 22 2 открывается, и на выходе 114 Формируется кодовая. комбинация 01,Кодовые комбинации выходных сигналов узлов 114 - 114 преобразова,ния соответствуют табл, 2 (строка в табл. 2 помечена звездочкой).Таким образом, единичные сигналы, по которым производится передача чисел в выходные регистры, присутствуют на шине 12 коммутатора 14, на шине 12 коммутатора 14 на шине 12 коммутатора 14, на шине 124 коммутатора 144, на шинах 10 - 104 элементов ЙЛИ 9 - 94,По сигналу на шине 12 и сигналу на шине 10 (Фиг. 7) число передается в регистр 16 по шине 15 из регистра 2 через группу элементов И 24 . 1 о сигналу на шине 12 сигналу на шине 104 число из регист-. ра 24 передается в регистр 16 по шине 15 через группу элементов И 244 . По сигналам на шинах 12 и 10 число из регистра 2 передается в регистр 16по шине 15 через группу элементов И 24 . По сигналам на шинах 124 и 10число из регистра 2 передается в регистр 16 по шине 15, через группу элементов И 24.Таким образом, в регистрах 16 164 сформирована упорядоченная последовательность чисел: а= 1, а 4 2, а= 4, а = 5 за один цикл работы устройства.При необходимости получения убывающей упорядоченной последовательности во входные регистры следует12 1062687 В предлагаемом устройстве общее время цикла работы составляетф 1 оиъи 7 где- время работы дешифратора;время работы поразрядногоузла анализа;время работы узлов преобразования кодов;время работы коммутатора.Примем, что дешифраторы выполнены на элементах И, тогдал л"и "илиВремя 1 сли (фиг. 2) для чисел составляетлан -"н "иф 3 нии.принимать обратные коды исходных чи"сел. При этом в выходных регистрахфиксируется последовательность чиселв обратных кодах.Проведем сравнительный анализпредлагаемого устройства и базового 5объекта по быстродействию, полагая,что оба устройства выполнены на одной и той же элементной базе. В качестве базового объекта выберемустройство для упорядочивания чисел, 10Общим принципом работы обоихустройств является сравнение чиселот момента приема их во входныерегистры и до момЕнта их записи вблок памяти, содержащий й. выходных 15регистровВ базовом объекте время сравнениякодов чисел определяется задержкоймежду импульсами СИЗ и СИ= ии п 2) тр 20где- время задержки в элеменилите ИЛИ;время срабатывания триггера в реверсивном счетчикеВ соответствии с (3) можно прил лнять, чтоа или"нсвтили"тр илиТогда з= "или фйп) "или (1)ЗОВыдача выбранного числа для записи его в блок памяти производится по импульсу СИЗ. Время выдачи определяется как2)Вьд и "или"или 35Таким образом, общее время, затрачиваемое на упорядочение чисел, составляетТ, -.В,д вподставляя выражения (1) и (2) в 40выражение 3), получим% 0 Из анализ применение п по сравнению обеспечивает вии при упор сел, когда й а таблицы в едлагаемог с базовым выигрыш в ядочиваниидно чтоустройства бъектом ыстродейстассива чиТ 5 55 Р ДС Р вых. ДС О- 5 а 1 0 Время 1 ир (фиг, 3-6),фиг, 7) гИсходя из полученных соотношений,время работы предлагаемого устройства составляетГ:лф 3вили или илиилиф или ф"или = и или" " илиВыигрыш в быстродействии определяется по соотношениюТ, Яи)иили 80-13Ф- -Т 2 п "или ф 8" или д+ 8В табл, 2 приведены значения нпри различных величинах П