Устройство для управления многофазным инвертором

(51)5 Н 02 М 1/00, Н 02 ПИСАНИЕ ИЗОБРЕТЕНИЯ ЕЛЬСТ КА ОРСКОМ эол лителя Крейга, жет рас делител можно лю кона п элемен содерж только чивает иде. 0 ного и при ис но азных и ности ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССР У 532163, кл, Н 02 М 7/537, 1976.Авторское свидетельство СССР У 666627, кл. Н 02 Р 13/18, 1979.(54)(57) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ МНОГОФАЗНЫМ ИНВЕРТОРОМ, содержащее делитель-счетчик, вход которого соединен с шиной сигнала внешней частоты, и последовательно соединенный с ним делитель в многофазном коде по числу фаз инвертора, выходные шины делителя соединены с первым входом логического блока, выходные шины которого связаны с управляющими входами силовых элементов инвертора, а цифровые выходные шины делителя-счетчиИзобретение относится к преобра овательной технике и может быть исп ьзовано в системах электропитания и электропривода для преобразования постоянного напряжения в многофавное переменное напряжение, модулированное по синусоидальному закону широтно-им. пульсной модуляции (ШИМ) с жестким алгоритмом переключения силовых элементов инвертора,Известна схема управлениямногофазным инвертором с жестким алгоритмом ШИМ силовых элементов, где сигналыдля их переключения получают в логическом устройстве из цифр делителя-счетчика и последовательно соединенного с ним дека соединены с входом блока формирования импульсов с линейно-нарастающей вольт-секундной. площадью, выход которого соединен с вторым входом логического блока, о т л и ч а ю щ е е с я тем, что, с целью упрощения при повышении качества выходного напряжения делитель-счетчик выполнен двухразрядным, где первый разряд выполнен в многофаэном коде с основанием разряда п, а второй разряд выполнен с основанием (и); причем в качестве блока формирования импульсов с линейно нарастающей вольт-секундной площадью установлен блок совпадения, первый и второй входы которого соединены соответст- д венно с выходными шинами первого и второго разрядов делителя-счетчика, а в качестве логического блока установлена матричная схема сложения сиг- С налов многофазного кода.4 в многофазном коде (коде ЛибауДжонсона и т.д.), который мосматриваться как старший разряд я-счетчика, В этой схеме возбое оптимальное задание эариближения переключения силовых тов, когда в каждой полуволне".е атся высокочастотные импульсы одной полярности, что обеспехорошее приближение к синусоднако задание такой формы выходапряжения возможно здесь только пользоВании В силоВОЙ части одмостовых инверторов, что прик завышению установленной мощинвертора.95583 1ФцНз.ез- ФвСоставитель Г. МыцыкТехред Л.Олийнь к Корректор М, ПожоРедактор С. ТитоваЗаказ 3083 Тираж 493 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101Наиболее близким по технической сущности и достигаемому результату к данному предложению является устройство для управления трехфазным инвертором, содержащее делитель-счетчик, вход которого соединен с шиной сигнала внешней частоты и последовательно соединенный с ним делитель в многофазном (трехфазном) коде, цифровые выходные шины делителя-счетчика соединены с входом блока формирования импульсов с линейно нарастающей вольт-секундной площадью, а выходные шины блока формирования и входные и выходные шины делителя в многофазном коде соединены с входом логического блока, выходные шины которого связаны с управляющими входами силовых элементов мостового инвертора. Схема формирует на выходе трехфазного мостового инвертора выхрдньте напряжения с формой, близкой к синусоидальному закону ШИМ, когда в каждой полуволне выходного напряжения содержатся высокочастотные импульсы только одной полярности. К недостатку известного устройства необходимо отнести сложность выполнения блока формирования линейно нарастающих импульсов, что объясняется необходимостью использования в нем срав 30 нивающего цифрового .устройства и дополнительного делителя счетчика, равного по емкости основному делителю- счетчику, который должен переключаться от сигналов дополнительного источ ника частоты, кратной сигналу внешней частоты, поступающей на вход основного делителя счетчика Другим недостатком устройства является достижение симметрии выходного Напряжения инвер-тора только при значительной емкости делителя счетчикачто объясняется дискретностью сравниваемых цифровых сигналов, Несимметрия выходного напря 45 жения инвертора ведет к снижению КПДнагрузки.Целью изобретения является упрощение устройства при повышенном качест-. ве выходного напряжения.Поставленная цель достигается тем, 5 О что в устройстве для управления много; фазным инвертором, содержащем делитель-счетчик, вход которого соединен с шиной сигнала внешней частоты, и последовательно соединенный с ним делитель в многофаэном коде по числу фаз инвертора, вьгкопные шины делителя соединены с первым входом логического блока, выходные шины которого связаны с управляющими входами силовых элементов инвертора, а цифровые выходные шины делителя-счетчика соединены с входом блока формирования импульсов с линейно нарастающей вольт-секундной площадью, выход которого соединен с вторым входом логического блока, делитель-счетчик выполнен двухразрядным, где первый разряд выполнен в многофазном коде с основаниеМ разряда и, а второй разряд выполнен с основанием (п); в качестве блока формирования импульсов с линейно нарастающей вольтсекуядной площадью установлен блок совпадения, первый и второй входы которого соединены соответственно с выходными шинами первого и второго разрядов делителя-счетчика, а в качестве логического блока установлена матричная схема сложения сигналов многофазного кода.На фиг. 1 приведена структурная схема устройства; на фиг. 2 - принципиальная схема первого разряда делителя-счетчика в пятифазном коде (й=10); на фиг. 3 - временные диаграм- МЫ СИГНаЛОВ ЭТОГО РаэРяДа (Шт ШШ ю ш ,ш ), соответствующие им сигналы обычного цифроВого кода 0 - "9" сигналы 1 = "0" = ш Б ; 11 = "0" Чяфф 111 = "О" Ч Ч1 ф="О"Ч Ч"4"= ш ; 1 Ч = "0"Ч .Ч"5" = Ч 111 = "0"Ч Ч"7" = ш тп ; 1 Х = "О"Ч Ч"8" = ш ш, когда на вход делителя- счетчика непрерывно поступают сигналы стабильной частоты; на фиг. 4 - принципиальная схема второго разряда делителя-счетчика; на фиг. 5 - временные диаграммы выходных сигналов 1.(11, 1 З, 1, 1 ) и соответствующие им сигналы обычного цифрового кода "О" - "8"; на фиг. 6 - принципиальная схема делителя в трехфаэном коде; на фиг. 7 - временные диаграммы его выходных сигналов Я(ц 9 , Ч ) и соответствующие им сигналы обычйого цифрового кода "О" - "5"; на фиг. 8 - принципиальная схема блока совпадения, где рядом с входными шинами указаны сигналы с выходных шин первого и второго разрядов делителя-счетчика для первого варианта выполнения блока, а сигналы в скобках - для второго варианта выполнения этого блока; на фиг. 9,а - временные диаграммы сигна5 95583 лов на выходе блока совпадения и цифровые сигналы "0"-"8" второго разряда делителя счетчика для первого варианта выполнения блока совпадения; на фиг. 9,б - то же, для второго вари 5 анта выполнения блока совпадения; на фиг. 10 - принципиальная схема сумматора сигналов трехфазного кода; на фиг. 11 - временные диаграммы цифровых 0 сигналов "0"-"5", эквивалентных трехфазным сигналам Я, трехфазных сигналов Ч , Ч , Ч, совпадающих по форме с по/ /3тенциапами р, у,точек а, Ъ, с, мостового инвертора, выходных напряже ний П, П 1 П для первого варианта блока совпадения; на фиг. 12 - аналогичные временные диаграммы для второго варианта выполнения блока совпадения. 20Шина внешней частоты Й соединена с входом первого разряда 1 делителя- счетчика, выходная шина первой фазы ш которого соединена с входом второго разряда 2 этого делителя-счетчика. Вы ходная шина 1 второго разряда соединена с входом делителя 3, Выходные шины разрядов 1 и 2 делителя-счетчика соединены соответственно с первым и вторым входами блока совпадения 4. 30 Выходные шины делителя 3 соединены с первым входом сумматора 5, второй вход которого соединен с выходом бло-./ ка 4,Выходные шины сумматора 5 связаны с силовыми ключами трехфазного мостового инвертора б, содержащего силовые клю 35 чи 7-12. Шины сигналов Ч, Ч Ч свяф гф з заны соответственно с ключами 7, 10, 11., шины инверсных сигналов Ч Ч,и 8 ф 9 ф 12, Открытие клю 41 чей 7, 9, 11 создает положительный потенциал соответственно точек а, Ь, с стоек инвертора, а открытие ключей 8, 10, 12 - нулевой потенциал этих точекПервый разряд 1 (фиг, 2) делителя, счетчика представляет собой общеизвестную схему счетчика на десять устойчивых состояний, которая выполнена, например, на КБ-триггерах 13-17, связанных между собой вентилями 18-27 на двухвходовых логических схемах И-НЕ.Вентили 18, 24, 20, 26, 22 образуют с КБ-триггерами первое кольцо счетчика, а вентили 23, 19, 25, 21, 27 - второе кольцо. Вторые входы вентилей55 связи первого и второго колец соединены соответственно с прямым и инверсным выходными шинами счетного триггера 28, входная шина которого является входом 7 6делителя-счетчика. С выходных шин КБ- триггеров снимаются сигналы пятифазно 9 й 3 4 Х)Второй разряд 2 (фиг, 4) делителя- счетчика представляет собой также общеизвестную схему счетчика на девять устойчивых состояний, которая выполнена аналогично первому разряду. Схема выполнения на КБ-триггерах 29-33 с вентилями связи между ними 34-43. Вторые входы вентилей 34, 40, 36, 42, 38 первого кольца соединены с выходом логического узла 44, состоящего иэ двук двухвходовых схем И объединенных на выходе при помощи двухвходовой схемы ИЛИ. Вторые входы вентилей 39, 35, 41, 37, 43 второго кольца соединены с выходом логического узла 45, аналогичного узлу 44Первые входы логических схем И узлов 44, 45 соединены с выходными шинами триггера 46, счетный вход которого соединен с выходом логической схемы И 47, Входы схемы И 47 соединены с выходными шинами 1 19 Х соответственно триггеров 29, 33, Вторые входы логических схем И узлов 44, 45 соединены с выходными шинами триггера 48, счетный вход которого соединен с входной шиной сигнала ш первого разряда. С выходных шин КБ-триггеров снимаются выходные сигналы второго разряда 19 - 1Делитель 3 (фиг. 6) выполняется аналогично первому разряду 1 и отличается от него только числом КБ-триггеров. Он представляет собой схему на шесть устойчивых состояний, которая выполняется, например, на КБ-триггерах 49, 50, 51, соединенных между собой вентилями связи 52-57. Вторые входы этих вентилей соединены с выходными шинами счетного триггера 58, на вход которого подается сигнал 11 второго разряда. С выходных шин КБ- триггеров снимаются сигналы трехфаэ" ного кода.Блок совпадения 4 (фиг.8) представ. -ляет собой обыкновенную логическую схему и может быть выполнен в двух вариантах. Первый вариант построения блока определяется логическим выраже- нием Р=191 шА 7 11 зш,шзЧ 1 з 1 еш,ш, 1,1,- -ш,шЧ 1 к 1,ш,Ч 7 11 11 ш 1 ш 27 1 Я 15 ш 1 шЪУ 131+Ш 1 Ш 4 Ч955837 а второй вариант - логическим выражением 11 ш Й 57 1 1 эЙ тш 47 1 14 Й шэ 7 14 1штш 17 151 ш Ч 5Ч 1 т 1 ш,п 57 11 эш,Й 47 1 э 14 шйэ Ч Отличие этих вариантов заключается только в подключении к выходным шинам первого разряда делителя-счетчика,Логические слагаемые выражений (1),(2) с первого по четвертое реализуются соответственно четырехвходовыми эле" ментами И 59-62, первые два входа кОторьтх подключены к шинам 1 411 у 1 э 1 э,1; 1,15 второго разряда делителя- счетчика, а вторые два входа - к шиснам первого разряда ш ш. ш 1 шз; штш 4 ш Й для первого варианта,Й 4 Йф ЙЙ 4, ш йш ш - для второго варианта выл эфполнения блока совпадения. Пятое логическое слагаемое выражений (1)(2) реа- лизуется трехвходовым элементом И 63 первые два входа которого подключены к шинам 1,15 второго разряда, а третий вход - к шине первого разряда ш, - для первого варианта, и к шине ш, - для второго варианта выполнения блока 4. Логические слагаемые выражений (1), (2) с шестого по девятое реализуются соответственно трехвходовыми элементами И 64-,67, к третьему входу которых подключены соответственно двухвходовые элементы И-НЕ 68-71. Первые два входа элементов И 64-67 подключе 35 ны соответственно к шинам 141", 1,1 э 3 1 э 14, 14,1 второго разряда, а входы элементов И-НЕ 68-71 подключены к шинам первого разряда соответственно ш Й ; тпй.; Й,тп, Й,й для первог варианта и ш,й; шй ; ш,ш ; ш,ш для второго варианта выполнения блока совпадения 4, Выходы И 59-67 .соединены с шинами девятивходового логическо 45 го элемента ИЛИ 72, выходная шина которого является выходом блока совпадения.Сумматор 5 представляет собой известную схему, которая реализует следующие обыкновенные логические выра женияфЯ, = т 1 тР Ч т 1 Р; (3)(4)тт э ттэР 7тР (5)55 Один из возможных вариантов выполнения этого сумматора, который реализо ван на двухвходовых элементах И-НЕ 73-78, представлен на фиг 10. Логическая зависимость выражения (3) реализована на элементах 73, 76, 79, где входы элементов 73 подключены к входной шине Я 4 и шине Р а входы элементов 79 - к входной шине ц. и3 шине Р. Выходные шины элементов И-НЕ 73, 79 соединены с входами элемента И-НЕ 76, выходная шина которого является выходом первой фазы т 1 сумматора.1Логическая зависимость (4) реализована на элементах 74, 77, 80, где входы элемента 80 подключены к входной шине т 1 делителя 3 и шине Р, а входы элемента И-НЕ 74 - к входной шине ци шине Р, Выходные шины элементов 74, 80 соединены с входами элемента И-НЕ 77, выходная пина которого является выходом второй фазы т 1 сумматора. Логическая зависимость (5) реализована, на элементах 78, 81, 75; где входы элемента 81 подключены к входной шине с и шине Р,а входы элемента 75 - к входной шине т 1 и шине Р. Выходные шины элементов 75, 81 соединены с входами элемента 78, выходная шина которого является выходом третьей фазы тт сумматора..РРаботу схемы устройства для управления многофазным инвертором рассмотрим на примере трехфазного мостового инвертора при поступлении на вход устройства стабильной частоты т. и первоначально для первого варианта выполнения блока совпадения.Импульсы частоты Е, поступая на входную шину первого разряда, будут переводить его из одного устойчивого состояния в другое. При этом устойчивое состояние, эквивалентное цифре "0", определяется по выходным сигналам КБ-триггеров 13, 14: "0"-т,Й второе устойчивое состояние, эквивалентное цифре "1", определяется по выходным сигналам ВБ-триггеров 14, 151 =штши тД, В этОм РазРЯДемогУт быть выделены, также устойчивые состояния, которые определяются нарастающей логической суммой цифр обычного 17="0077"3" = тп ш Ч = "О"Ч..1 5 уЧ"4" = тпЧ 1 = "0"Ч. Ч" 5" = й. Йд1 ф 711 = "0"7 о о рЧ"6" = Б,й; Ч 111 = "0 "Ч щ Й,ЙДесятый импульс частоты Г возвращает схему первого разряда в исходное состояние (цифра "0"), ЭтомуО 37 9 9558 моменту соответствует появление сигнала ш . Сигнал ш , поступая каждый раз на входную шину второго разряда 2, вызывает его переключение из одного устоичивого состояния в другое. Эточ5 переключение происходит аналогично работе первого разряда до состояния, определяемого цифрой "8". Девятый импульс ш,переводит второй разряд 2 в состояние для цифры 9 , когда на вы 11 1110 ходе элемента И 47 появляется сигнал 11 И9 = 1,1 и тем самым переключается счетный триггер 46. Его переключение вызывает изменение сигналов на выходе 15 узлов 44, 45 и переключение второго разряда в исходное нулевое состояние. Таким образом, в схеме исключается устойчивое состояние, определяемое цифрой "9". Определение сигналов обыч 20 ного цифрового кода здесь производится аналогично первому разряду: "0"При каждом возвращении второго разряда 2 в исходное состояние появляется импульс 1, который вызьвает переключение в делителе 3, Его работа полностью аналогична работе разряда 1 30 с той лишь разницей, что он имеет шесть устойчивых состояний (см.Фиг.7):При цифре "0" в разряде 2 логичес кий элемент И 59 фиксирует совпадение этого сигнала с сигналом 1 = "0" в разряде 1. Поэтому на вьгходной шине Р элемента 72 эа период .изменения сигналов в разряде 1 будет выдан импульс 40 длительностью 0,1 этого периода и стоящий в начале появления цифры "0" в разряде 2 (фиг. 9 а).При цифре "1" в разряде 2 логический элемент И 60 фиксирует совпадение этого сигнала с сигналом 11 = "0"Ч"1" в разряде 1. Поэтому на выходной шине элемента ИЛИ 72 за период изменения сигналов в разряде 1 будет вццан импульс длительностью 0,2 этого периода 50 и стоящий в начале появления цифры "1" в разряд 2 и т.д.Следовательно, за период изменения цифровых сигналов в разряде 2 на выходной шине блока совпадения 4 появ 55 ляются импульсы с линейно нарастающей вольт-секундной площадью, передний фронт которых совпадает с моментом переключения разряда 2. Число этих импульсов для рассмотренного вариантавыполнения делителя-счетчика равно 9С целью более наглядного представления работы устройства на Фиг 11приведены временные диаграммы, когдачисло этих импульсов уменьшено, например до четырех,На отрезках времени 0 = с С -2 3когда делитель 3 находится в положении для цифры "0",а с выходной шины блока совпадения 4выдается сигнал Р = 1, сумматор 5выдает на выходных шинах кодовую комбинацию сигналов Ч= 1, Ч= 1(Ч =0)= Ч = О, соответствующую цифре11" (фиг. 7). При сигнале Р = О, чтосоответствует отрезкам времейи СС 5. -- Е сигналы делителя 3 передаются на выходные шинысумматора 5 без изменения Ч = 1;Ч, = 0(Ч = 1) Ч = О.На отрезках времениУ У СО 11й, - , когда делитель 3 находится в положении для цифры "1", ас выходной шины блока совпадения 4 выдается сигнал Р = 1, сумматор 5 выдает на выходных шинах кодовую комбинацию сигналов Ч = 1 Ч = 1(Ч = 0)- 1, соответствующую цифре "2",При,сигнале Р = О, что соответствует отрезкам времени с - С С -3 м и п 1 ъй - 1 , сигналы делителя 3 передаютсянавыходные шины сумматора без измене-.ния Ч, = 1 Ч = 1(Ч= О) Чз, На отрезках времени,1- ;,с, - с,з е, - е е -когда делитель 3 находится в положении дляцифры "2", а с выходной шины блокасовпадения 4 выдается сигнал Р = 1,сумматор 5 выдает на выходньгх шинахкодовую комбинацию сигналов Ч = 0чЧ = 1(Ч= 0); Ч= 1, соответствующую цифре "3". При сигнале Р = О,что соответствует отрезкам времени7 в "о у "1 и уз мсигналы дечителя 3 передаются.на выходные шины сумматора без измененияЧ, =1, Ч, =1(Ч,= О); Ч,=1 ит,д,Выходные напряжения инвертора 6" 11, =У 1. " 1, с =Ь е Н сц = с- Р при этом изменяются по трапецеидальному закону ШИМ когда в каждой полу- волне выходного напряжения содержатся высокочастотные импульсы одной полярности. При выполнении блока совпадения по второму варианту, когда за период изменения сигналов на второмразряде на выходной шине блока 4 так 955837же появляются импульсы с.линейно нарастающей вольт-секундной площадью, задний фронт этих импульсов будет совпадать с моментом переключения второго разряда 2,. Работа устройства в этом случае не отличается от описанной выше, но временные диаграммы выходных напряжений (см. фиг. 12) несколько отличаются от первого варианта. 30 Таким образом, предложенная схема устройства значительно проще извест.ного решения: схема блока совпадения 2содержит всего девять логических схем И и одну схему ИЛИ (для приведенного примера выполнения) вместо второго делителя-счетчика (56 элементов И, 2 элемента ИЛИ) и схемы сравнения цифровых сигналов делителей счетчиков, число элементов которой примерно равно делителю-счетчику. Схема обеспечивает при этом в отличие от известного решения полную симметрию выходного напряжения при любых .соотношениях частот модуляции, что ведет к повышению КПД.