Устройство для сжатия информации

СОКИ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХ.РЕСА ЛИН и 9) гг 51)4 С 08 С 19 28 ИСАНИЕ ИЗОБРЕТЕН 30Кушнир,учинский мпульсные устрой- спорте. М,: Тран рис. 12.18.ельство СССР 19/16, 1981,ДЛЯ СЖАТИЯ ИНФОРМАЦИИотносится к телеиспользоваться всистемах. Изобрете 54) УСТРОЙСТВО57) Изобретениеханике и можелеметрически ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬПИЯПРИ ГКНТ СССР СКОМУ СВИДЕТЕЛЬСТВ(56) Бородин Н.И. Иства на морском транпорт, 1987, с. 257,Авторское свидетВ 959125, кл. С 08 С ние позволяет расширить функциональные возможности устройства за счеторганизации предварительного выбораадресов временных каналов. Устройство осуществляет кодирование адресаравномерным блочным кодом в реальноммасштабе времени, причем длина двоичного слова определяется априорно известным для данного интервала кусочной стационарности распределениемактивностей совокупности обслуживаемых источников. Устройство содержитузел 1 постоянной памяти, узел 2.оперативной памяти, блок 3 управления, элемент ИЛИ 4, арифметическийузел 5 и накопитель 6. 2 з.п. ф-ль12 ил..У 2 Составитель М, Никуленковедактор И.Середа Техред М,Дидык Корректор Э чакова роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарин Заказ 4874/48 Тираж 518 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб., д. 4/53 1501122Изобретение относится к телемеханике и может использоваться в телеметрических системах.Целью изобретения является рас"ширение функциональных возможностей5устройства за счет организации предварительного выбора адресов временных каналов,На Фиг.1 представлена структурнаясхема предлагаемого устройства; нафиг.2 - функциональная схема узлапостоянной памяти; на фиг.З - функциональная схема узла оперативнойпамяти; на Фиг.4 - функциональнаясхема блока управления, на фиг,.5 -функциональная схема арифметическогоузла; на фиг. 6 и 7 - Функциональные схемы блоков постоянной памяти;на фиг. 8 и 9 - функциональные схемы 20блоков оперативной памяти, нафиг.10 - временные диаграммы работыблока управления; на фиг, 11 и 12 -блок-схема микропрограммы, временные диаграммы работы арифметическо- . 25го узла.Устройство содержит (Фиг.1) узел1 постоянной памяти, узел 2 оперативной памяти, блок 3 управления,элемент ИЛИ 4, арифметический узел 305 и накопитель 6. Узел 1 постояннойпамяти (фиг,2) выполнен на блоках7 и 8 постоянной памяти, Узел 2 оперативной памяти (фиг.3) выполнен наблоках 9-11 оперативной памяти, Блок3 управления (Фиг,4) выполнен на35первом элементе ИЛИ 12, первом формирователе 13 импульсов, элементеИСКЛЮЧАЮЩЕЕ .ИЛИ 14, элементе 15 дифференцирования, втором формирователе16 импульсов и втором элементе ИЛИ17. Арифметический узел 5 (фиг.5) выполнен на первом .блоке 18 микропрограммного управления, регистре 19памяти, блоке 20 ключей и второмблоке 21 микропрограммного управле 45ния. Блок 7 постоянной памяти (фиг.6)выполнен на триггерах 22,-22, шифраторе 23 и элементе 24 постояннойпамяти. Блок о постоянной памяти(фиг.7) выполнен на шифраторе 25 иэлементе 26 постоянной памяти. Блок9 оперативной памяти (фиг.8) выпол"нен на триггерах 27,-27, счетчиках28,-28 импульсов и регйстрах 29 29 памяти. Блок 10. оперативной памяти (фиг.9) выполнен на элементахИЛИ 30-30, счетчиках 31-31. импульсов и регистрах 32,-32 памяти. 4На Фиг.12 приняты следующие обозначения: Т - цикл вычислений (отрезок времени между двумя последовательными идентичными метками )С -Ф время задержки между появлением сигналов на входах блока 18 относительно сигналов блока 21 их вызывающих. Кроме того, приняты следующие обозначения меток: 1 - ввод Я и В; 2 - вычисление (Я-В), 3 - ввод Р, 4 " вычисление (Я-В)Р , 5 - подсчете Ф(Я-В)РИ - . г+17 - ввод Кв накопитель," 8 - вводС и А; 9 - вычисление (С - А)1, 10 -ввод Р,.; 11 - вычисление (С - А)Р,12 - ввод (И - г + 1); 13 - подсчетР+,= (С-А) Р/(Я- г+ 1); 14 - вводР , в регистр 19 порождающего слова,В таблице представлено описаниемикропрограммы работы арифметического узла 5,Устройство работает следующимобразом.В каждый тактовый момент на одиниз входов (1,2п) устройства,со"ответствующий каналу, отсчет которого передается в данный тактовый момент, поступает импульс к узлу 1.постоянной памяти, узлу 2 оперативной памяти, блоку 3 управления ичерез элемент ИЛИ 4 на арифметический узел 5 в качестве сигнала запуска, В течение тактового интервалаарифметический узел 5 вычисляет очередное слагаемое группового адреса,текущее значение которого хранитсяв накопителе 6. При этом в соответствующие микротакты узел 5 вводитиэ узла 1 и узла 2 необходимые длявычислений операнды. По окончаниивычислений узел 5 добавляет значение полученного слагаемого адресак содержимому накопителя 6. Предполагается, что последовательности отсчетов длины Ю на интервале стационарности содержат фиксированное число отсчетов каждого из источниковсообщений, соответственно МИ,И, которые могут быть расположены в последовательности отсчетовв произвольном порядке, В блоках7 и 8 постоянной памяти записаныконстанты БЯИ, (операнд С)ь-й О, Я, 1, + Юъ, 1(опе 1 с 6140 5 15011 ранд Б). Импульс, поступивший в 1-й тактовый момент на 1-й вход устройства вводит по первым и вторым входам арифметического узла 5 констанЯ5 ты Я и 3 И соответственно. Порсигналу, поступающему на вход управления узла 1, происходит смена констант, хранимых в узле 1 при переходе к новому интервалу стационар- ности.В блоке 9 оперативной памяти узла 2 хранятся текущие значения количества отсчетов каждого из источников, поступивших за время с начала последовательности до текущего момента: М , И " И(операнд А), а в блоке 10 памяти хранятся константа "0" и переменные М 1, М 1+(т 1 (т)20 + И,, . И(операнд В). При1=поступлении в блок 3 управления отсчета по Е-му каналу Ь=1,п) через элемент ИЛИ 12 запускается формирователь 13, вырабатывающий импульс длительностью, меньший, чем у импульса, поступившего по Е-му каналу, при этом на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 - нуль, по заднему фронту импульса с выхода формирова теля 13 на выходе элемента ИСКЛОЧАЮЩЕЕ ИЛИ 14 устанавливается "1",по которой элемент 15 дифференцирования и Формирователь 16 формируют импульс, задний фронт которого оканчивается раньше, чем задний фронт импульса, поступившего по Е-му каналу, и который подается на первый вход элемента ИЛИ 17, а через него - на выход блока 3 управления.В блоке 7 постоянной памяти до начала работы все триггеры 22 нахо/дятся в нулевом состоянии, При поступлении первого отсчета по 1-му каналу он записывается в триггер 45 221, по заднему фронту. При поступлении следующего отсчета по 1-му каналу на выходе блока 7 памяти сохраня-. ется содержимое 1-ой ячейки элемента 24 постоянной памяти, т.е. И . 50 При появлении. на выходе элемента ИЛИ 17 блока 3 управления импульса обнуления (фиг.10; триггер 221, обнуляется, а по заднему фронту 1-й отсчет записывается в триггер 22, т.е. при 55 поступлении следующего отсчета по ш-му каналу на выходе блока 7 памяти сохраняется число М., и так далее,22 6В блоке 8 памяти при поступлении отсчета по К-му каналу на выходе блока 8 появляется содержимое Е-й ячейки элемента 2 б постоянной памяти, т,е. число М, ++ И а если отсчет пришел до первому каналу - то число "0" и так далее.В блоке 9 оперативной памяти до начала работы все триггеры 27 и Юсчетчики 28 находятся в нулевом состоянии. При поступлении первого отсчета по 1-му каналу он записывается в триггер 271 по заднему фронту. При поступлении следующего отсчета по 1-му каналу на выходе блока 9 памяти нулевой код, так как в счетчиках 28 записаны нули. При появлении импульса на выходе блока 3 управления триггер 27 обнуляется, а содержимое счетчика 281, увеличивается на единицу, по заднему фронту отсчет записывается в триггер 27 р. При поступлении третьего отсчета по щ-му каналу на выходе блока 9 нулевой код, триггер 27 обнуляется, содержимое счетчика 28увеличивается на единицу, а отсчет ш-гоканала записывается в триггер 27. При повторном поступлении следующего отсчета по ш-.му каналу триггер 27, обнуляется, содержимое счетчика 28, увеличивается на единицу, а отсчет по заднему фронту вновь записывается в триггер 27 При поступлении следующего отсчета по в-му каналу только в триггере 27, будет записана единица, поэтому поскольку в счетчике 28 записано число "1", на выходе блока 9 памяти также число "1", то при обнулении триггера 27содержимое счетчика 28 П, увеличивается на единицу, а в триггер 27 вновь записывается единица, т.е. блок 9 памяти содержит Ии т.д.В блоке 10 оперативной памяти до начала работы все счетчики 31 находятся в нулевом состоянии. При пос туплении отсчета по 1-му каналу по заднему фронту он увеличивает содержимое счетчиков 31-31на единицу, поскольку в счетчиках 31 1 С,-31 3записаны числа "1", то при поступлении отсчета по 1-му каналу через регистр 32на выход блока 10 выводится содержимое счетчика 31 е, далее содержимое счетчиков 31 -31, увеличивается на единицу, т.е, блок 10(т памяти содержит число ,Е М113элемента ИЛИ является выходомуправления. 3. Устройство по п.1, о т л ич а ю щ е е с я тем, что арифмети" ческий узел содержит блоки микропрограммного управления, регистр и блок ключей, выходы которого соединены с одноименными информационными входами регистра, выходы которого соединены с одноименными первыми входами первого блока микропрограммного уйравления, первые выходы и вторые входы которого соединены соответственно с одноименными первыми входами и одноименными первыми выходами второго блока микропрограмПере- Исход- Код исход- Следую" ход, В ное ного сос- щнй соссостоя- тояния тав или Сигналыво з буждения Выходнойнабор Код сле- Входдующего нойсостоя- набор узел 01011 01110 01111 11001 00110 01001 хХХхаХу 10001 00000 10111 10101 00000 Ь Па 00001 00010 00011 УыУ Уздэу,х Хт ааа 00010101100001100100 П,П,ПэП,Па У 4 У 59 У 1 о х,00100 00110 01000 01001 а а а, аэ ххэ П 1 П 5ПП ПР 1 ПэП 4ППэП 4 ПП 1 П ЪП П РэП 4 РэП ПР РуПк 01000 01001 У 1 т Ут У 1 эУ 1+ У 5Уи Ув УюУ,э У, У 1 эУдушиУ 4У 1 оУ 9 У 1 ЬУ 1 э 01011 01110 01111 11001 11111 11101 10001 х хэххХ 2 хэх,а а а а, а, а а 11111 11101 10001 10100 10011 10011 00001 00011 10011 х ан П, П 4 Пэ П,П П 1 Э 4 Е з э П,ПУч Ум 1Уа.уэ УмУуУгРтРмузььУ 4 хХС,Хх,10110 10111 10101 10100 а,а,а,1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 ауоагааа 1а,а,а,а,а, .а 4аа 17ааааео,О,зааа 15афа,аааа 1501122 14блока много управления, второй вьмод которого соединен с управляющим входом блока ключей, второй выход первого блока микропрограммного управ 5 ления соединен с управляющим входомрегистра, вторые - пятые входы первого блока микропрограммного управления, информационные входы блокаключей и второй вход второго блокамикропрограммного управления являются соответственно первыми-пятыми,информационными входами и управляющим входом арифметического узла,третьи выходы второго и первого блоков микропрограммного управленияявляются соответственно первым ивторым выходами арифметического узла.