Устройство для вычитания

(51)4 С 06 Р ГОСУДАРСТВЕННЫЙ КОМИТЕТ. СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОБРЕТЕНИ ЬСТВУ 4176674/24-2406.01.87(57) Изобрете тельной технидостоверностьопераций и наустройству дл ИТАНИЯтся к вычисл е отн озв ляет повысить ов выполнения утем придания я свойств сазул ежность ычитан ОПИСАНИЕ И АВТОРСКОМУ СВИД(21 (22 (46 (72 (53 (56 В 1 мокоррекции и устойчивости к отказам. С этой целью устройство содержит шифраторы, узлы восстановления, элементы НЕ, регистры, группы элементов И, два дешифратора, матрицу вычитания, элемент задержки, коммутатор, сдвиговый регистр, генератор импульсов и счетчик. Уменьшаемое и вычитаемое поступают в устройство в равновесном коде "2 из 4", преобразуются в корректирующие равновесные коды и при необходимости корректируются Исправление ошибок двойной кратности и вьппе осуествляется как в операндах, такезультате выполнения операции.з.п. ф-лы, 2 ил. 3 табл.14187 ОЗ Составитель М. ЕсенинаРедактор Г, Волкова Техред И.Верес Корректор А. Тяск аж 704 За дписное ета СССытий 4/ аб. роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектна 4154/46 Т ВНИИПИ Го по дела 113035, Москударственного ком изобретений и от а, Ж, РаушскаяИзобретение относится к вычислительной технике и может быть исполь,зовано в системах обработки информа,ции, к которым предъявляются повышен 5ные требования по надежности и достоверности данной обработки,Целью изобретения является повышение достоверности вычислений и повышение надежности путем сообщения устройству свойства отказоустойчивости.На фиг. 1 представлена Функциональная схема устройства для вычитания;на Фиг. 2 - то же, узла восстановления. 15Устройство для вычитания содержитподключенные к входам 1 вычитаемогоустройства шифраторы 2-4. Выходы шифратора 2 через последовательно соединенные узел 5 восстановления и элемент НЕ б подключены к входам регистров 7 и 8, Выходы шифраторов 3-4 соединены с входами групп 9-10 элементовИПИ. Вторые входы групп 9 элементовИЛИ подключены к выходам регистров 7 25и 8. Выходы групп 9-10 элементов ИЛИчерез соответствующие последовательно соециненные узлы 11-12 восстановления и элементы НЕ 13-14 подключенык входам регистров 15, 16-17, 18. Выходы регистров 17 и 18 через последовательно соединенные узел 19 восстановления и дешифратор 20 подключенык входам вычитаемого матрицы 21 вычитания. Вход 22 начальной установкиустройства подключен непосредственночерез элемент И 23 и элемент 24 задержки и управляющим входам коммутатора 25, информационные входы которого через сдвиговый регистр 26 соедииены с выходом генератора 27 импульсов. Вход 22 начальной установки устройства подключен также к установочньм входам сдвигового регистра 26,триггера 28 и счетчика 29, счетныйвход которого соединен с выходомсдвигового регистра 26, а выход подключен к выходу 30 признака окончания работы устройства. Тактирующийвход триггера 28 подключен к выходу50сдвигового регистра 26, а информационный вход триггера 28 соединен свыходом знака разности матрицы 21 вычитания, вход переноса которой подключен к выходу триггера 28 и знако-вому выходу 31 устройства. Выходы 32уменьшаемого устройства через шифраторы 33-35 соединены с входами групп36-38 элементов ИЛИ, выходы которых через последовательно соединенные узлы 39-41 восстановления и элементы НЕ 42-44 подключены к входам регистров 45, 46-49, 50, Выходы регистров 45 и 46 соединены с вторыми входами группы 37 элементов ИЛИ, а выходы регистров 49 и 50 через последовательно соединенные узлы 51 восстановления и дешифратор 52 подключены к входам уменьшаемого матрицы 2 вычитания, Выходы разности матрицы 21 вычитания через последдвательно соединенные шифратор 53; узел 54 восстано-. вления и элемент НЕ 55 подключены к входам регистров 56 и 57, выходы которых соединены с входами группы 36 элементов ИЛИ, Контрольные выходы узлов 11, 12, 19, 39-41, 51 восстановления подключены к входам соответст" вующих инверторов 6, 13, 14, 55, 42 и и 44. Контрольный выход узла 54 вос-становления соединен с контрольным выходом 58 устройства. Выходы коммутатора 25 подключены к синхронизирующим входам инверторов 6, 13, 14, 42, 43, 44 и 55, тактирующие выходы которых соединены с тактирующими входами регистров 7, 8, 15-18, 45-50, 56 и 57. Каждый узел восстановления (фиг, 2) содержит подключенные к вхо-, дам орган 59 контроля, группу 60 элементов И, группу 61 элементов ИЛИНЕ и коммутаторы 62-67. Выходы органа 59 контроля подключены к контрольному выходу узла восстановления, к управляющим входам коммутаторов 62-67 и через элементы ИЛИ 68 и И 69 - к общим входам группы 60 элементов И и группы 61 элементов ИЛИ-НЕ, выходы которых через элемент ИЛИ 70 соединены с управляющими входами коммутаторов 62-67. Выходы .коммутаторов 62-67 через элементы ИЛИ 71-78 подключены к выходам узла восстановления.Уменьшаемое и вычитаемое поступают на входы 1 и 32 устройства в равновесном коде "2 из 4".Соответствие между цифрами от 0 до 5 и их представлениями в коде "2 из 4" представлено в табл. 1. Устойчивость к отказам,отдельньм элементов устройства обеспечивается за счет перекодирования непосредственно в устройстве равновесных кодов уменьшаемого, вычитаемого и частного в так называемые "равновесные корректирующие" коды. В этих кодах при8703выхода у по четыре выхода у", потактирующему выходу ч и описываютсяпереключательнымн функциями 141 ч УЧП 1. 10 Группы, 9. 10, 36-38 злементов ИЛИимеют по четыре входа х (. =14)по четыре входа х; , по четыре входа 15 у, по четыре входа у по четыре выхода г, по четыре выхода г, и описываются переключательными функциямиг; =х,чу 20 х ) Узлы 5, 11, 12, 19, 39-41, 54 вос становления предназначены для исправления в поступающих на их входы "равновесных корректирующих" кодах ошибок одиночной кратности и обнаружения ошиошибок двойной кратности. 30Элементы НЕ 6, 13, 14, 42-44, 55 предназначены для изменения с прямого на инверсное представление цифр ,в "равновесных корректирующих" кодах, Элементы НЕ имеют по четыре входах ( = 14), по четыре входа х, по два синхронизирующих входа П, 11 по контрольному входу Е, по четыре2 ХХ(7 Уа ч У У ч РУ Ч Х Х (У У ч У Уа ч РУ У ч УТа )Ч ЧХХа(УУЧУУгЧРУ 74 ЧУУа)Ч Ч ХХ(УУ Ч 774 ч РУУ ч УУг)Ч Ч ХХа(УУ Ч У Уа Ч РУУа Ч У У )Ч Х Х а (72 У а Ч Уг У Ч РУ зУ Ч УУа);Я1(Ъаа 2 32) УУ Ч РУ Кз Ч РУУ 4 )2.74 Ч РУ Уа Ч РУУа) Ч Ч Х 1 Х (77 Ч У У ЧХХа(УУ ч У У ч ч ХХ (УУа Ч УРа Ч У Уа Ч РУ Уг Ч РУУ )У У а ч РУ, Уъ Ч РУУа)ЧХХ (Ут Чт Ч ХХа(УУг ч УУ ч УУач РУУа ч РУУа); нято рассматривать два представления:прямое и инверсное.Соответствие между цифрами от 0 до5 и их прямыми представлениями в"равновесном корректирующем" кодепредставлено в табл. 2,Соответствие между цифрами от 0до 5 и их инверсными представлениямив "равновесных корректирующих" кодахпредставлено в табл, 3,Преобразование равновесных кодовуменьшаемого, вычитаемого и разности,производится дешифраторами 2-4, 33-35и 53. Данные дешифраторы имеют по четыре входа х ( = 14), по четыре выхода у по четыре выхода у и1 1описываются переключательными функциями у, = х х,ч х;х . = 14 Дешифраторы 20 и 52 предназначены для преобразования "равновесных корректирующих" кодов в равновесные коды, Дешифраторы имеют по четыре входа х, (х = 14), по четыре входа х," по четыре выхода у и описываются переключательными функциями Матрица 21 вычитания имеет четыревхода уменьшаемого х; (3. = 14),четыре входа вычитаемого у;, входпереноса р, четыре выхода разностиг выход знака разности г и описывается переключательными функциямиЧ У )ЧУ Уэ У. Ч Удуз У 4 ) (У " Уг Ч Уч УФ) 1 У,УУ Ч Коммутатор 25 имеет (2 И+2) входов, 35 где И - разрядность шестиричного представления уменьшаемого, вычитаемого и разности х, (д12 И+2) три управляющих входа я . Ц 1 3), (2 И+2) выходов у, и описывается пере ключательными функциями у;х, аЧ й Я,= 1,3,5,2 И+1 у = х а, ч а а1 = 2,4,6, ,2 И+245 Орган 59 контроля имеет четыре входа х, (2 = 14), четыре входа у(кода, выход Б ошибки категории 8Ю а - 1 первого кода, выход ошибки Я категории Я - а - О второго кода, выход 82 ошибки категории Я - а - 1 второго кода, выход.8 ошибки двойной кратности и описывается переключательными функциями(У УУ " У Ур У 4 ч У УУ " УУУ) У УУУ 4 э Б,Б,чЯ Я чББ ч Б Бч хххххч чу, у,уу ч х,х,х,х, ч у, у,у,у. Б ех 7;, 1 = 1415 20 у = х;чЯчг. Группа 60 элементов И имеет четыре входа х; ( = 14), четыре входа у , четыре выхода к общий входи описывается переключательными функ- циями Группа 61 элементов ИПИ-НЕ имеет четыре входа х, (д = 1,,4), четьре входа У;, общий вход, четыре выхода я и описывается переключательными функциями я, =х,чу;ч, 1 = 4. Коммутаторы 63 и 66 имеют по четыре входа х ( = 14), по управляющему,входу Б, по управляющему вхо ду г, по четыре выхода у; и описываются переключательными функциями у, х; Бг,30Коммутаторы 64 и 65 имеют по четыре входа х; (х = 14), по управляющему входу Б, по управляющему входу г, по четыре выхода у и описывают ся переключательными функциями Устройство работает следующим образом. 40Одновременно с поступлением на вховходы 32 уменьшаемого устройства и входы 1 вычитаемого устройства равновесных кодов уменьшаемого й вычитае-, мого подается сигнал на вход 22 на чальной установки устройства. Под воздействием этого сигнала открьвается элемент И 23 и импульс с его выхода через коммутатор 25 поступает на первые синхронизирующие входы всех 50 элементов НЕ 6, 13, 14, 42-44 и 55.В результате этого в соответствующие регистры 7, 8, 15-18, 45-50 записываются в прямом представлении равновесные корректирующие коды умень шаемого и вычитаемого. Запись,. при необходимости, данных кодов в регистры 7, 8, 15-18, 45-50 в инверсном . представлении осуществляется под воздействием управляющего сигнала, поступающего с выхода элемента 24 задержки через коммутатор 25 на вторыесинхронизирующие входы элементов НЕ 6,13, 14, 42-44. Равновесные корректирующие коды уменьшаемого и вычитаемого поступают на информационные входырегистров 71 8, 15-18, 45-50 с шифраторов 2-4, 33-35 через группы 9, 10,36-38 элементов ИЛИ, узлы 5, 11, 12,.39-41 восстановления и элементы НЕ 6,13, 14, 42-44,При осуществлении записи в регистры устройства кодов уменьшаемого ивычитаемого возможно исправление одиночных ошибок как .категории Я-а,так и категории Б-а-) с помощью узла.восстановления и двойных ошибок сиспользованием органа 59 контроля,узла восстановления и элемента НЕ. Исправление ошибок в равновесных корректирующих кодах рассмотрим на следующих примерах,Пусть два разряда уменьшаемого(вычитаемого) имеют прямое представление в равновесном корректирующем коде следующего вида 1001 0110 и 01010101. Предположим, что в результатевоздействия физических отказов элементов или сбоя на входы узла восстановления поступил искаженный код: 10000110, 1101 .0101, 1101 0111, 1111 0101,При поступлении на входы узлавосстановления"кода 1000 0110 орган 59 контроля сформирует нулевые сигналыВЯ, Б, Я и единичные сигналы Я Б Я , Б. При этом на выходе элемента ИПИ 68 и элемента И 69 будут единичные сигналы. Единичный сигнал с выхода элемента ИПИ 68 открывает элементы И группы 60, а единичный сигнал с выхода элемента И 69 закрывает элементы ИЛИ-НЕ группы 61, В результате этого как на выходах группы 60 элементов И, так и на выходах группы 61 элементов ИЛИ-НЕ будут получены коды 0000. Нулевой сигнал с выхода элемента ИЛИ 70 совместно с нулевым сигналом органа 59 контроля открьвают коммутатор 65, который производит инвертирование разрядов кода 0110 Это приводит х тому, что на первые четыреО 03 9 1487 выхода узла восстановления поступает восстановленный код 1001, а на вторые четыре выхода узла восстановления через коммутатор 67, открытый единичнымФ 5 сигналом Б органа 59 контроля, поступает код 0110, Таким образом, на выходах узла восстановления будет получен код 1001 0110.. При поступлении на входы узла вос становления кода 1101 0101 орган 59контроля формирует нулевые сигналыи8Б + Б, Б Я и единичные сигнащлы 8 , Б , При этом на выходе элемента ИЛИ 68 н элемента И 69 будут нуле- б вые сигналы, Нулевой сигнал с выхода элемента ИЛИ 68 закрывает элементы И группы .60, а нулевой сигнал с выходаэлемента И 69 открывает элементы ИЛИНЕ, группы 61. В результате этого на 20 вы)содах группы 60 элементов И будет получен код 0000, а на выходах группы 61, элементов ИЛИ-НЕ - код 0010. Получаемый при этом единичный сигнал с вьйкода элемента ИЛИ 70 совместно с 26нулевым сигналом 8 орган 59 контроля открывают коммутатор 66, через который на первые четыре выхода узла восстановления поступает без преобразований код 0101. На вторые четыре вы хода узла восстановления через коммутатор 67 тажке поступает код 0101, . Таким образом, на выходах узла восстановления будет получен код 01010101. Аналогично можно показать воз 35 можность исправления узлом восстановления одиночной ошибки в любой позиции равновесного корректирующего кода.При поступлении на входы узла вос становления кода 1101 0111 орган контроля формирует нулевые сигналы 8й ИЭю Б ю 81 8Я и единичный сигнал Б. С контрольного выхода узла восстановления сигнал Я поступает в элемент НЕ, стоящий перед регистрами, с которых на входы узла восстановления поступает искаженная информация. Под воздействием сигнала 8 производится повторная запись кодов в данные 60 регистры, но уже в инверсном представлении. Наиболее вероятно, что причи-ной появления ошибки двойной кратности в данной ситуации является отказ типа "короткое замыкание" как минимум бб двух разрядов рассматриваемых регистров. Предположим, что таких отказав/ших разряда три: х, .х и х, При записи нулевого кода 0000 0000 в такие регистры, на их выходах будет получен код 1100 0010, После осуществления элементом НЕ инвертирования кода 010 010 в регистры будет записываться код 1010 1010. В результате данной записи в узел восстановления ,поступает код 1110 1010, содержащий ошибку категории Б - а - 1 одиночной кратности, а на выходах узла восстановления после исправления ошибки будет получен код 1010 1010, Данный код является инверсным представлением того же самого числа, прямым представлением которого являлся исходный код О 01 0101, Аналогично можно показать возможность исправления инвертором и узлом восстановления любой симметричной ошибки двойной кратности. При этом число:симметричных отказов разрядов в регистрах, хранящих равновесный корректирующий код, может достигать трех из восьми.После записи в регистры 7, 8, 15- 18, 45-50 равновесных корректирующих кодов уменьшаемого и вычитаемого сигнал с входа 22 начальной установки устройства снимается одновременно со снятием кодов уменьшаемого и вычитаемого с входов 32 и 1 устройства. По переднему фронту сигнала начальной установки происходит установка в нулевое состояние триггера 28, а по заднему фронту счетчика 29 и установка единичного. сигнала на первом и нулевых сигналов на всех остальных выходах сдвигового регистра 26. После этого на первом выходе коммутатора 25 формируется единичный сигнал, который осуществляет запись первого разряда к частного, представляемого в равновесном корректирующем коде, в ререгистры 56 и 57. При этом формирование первого разряда к, частного производится следующим образом.При начальной установке первые разряды уменьшаемого и вычитаемого записываются в равновесном корректирующем коде соответственно в регистры 49, 50 и 17, 18. Код первого разряда х, уменьшаемого,с регистров 49 и 50 поступает через узел 51, восстановления, исправляющего одиночные ошибки, и через дешифратор 52, преобразующий равновесный корректирующий код в равновесный, на входы уменьшаемого матрицы 21 вычитания. Равновесный код первого разряда у, вычитаемого поступает на входы вычитаемого матрицы 2111 141вычитания с регистров 17 и 18 черезузел 19 восстановления и дешифратор20. Так как триггер 28 при начальнойустановке сбрасывается в "0", то навыходах .разности матрицы 21 вычитанияформируется равновесный код цифрыг, = (х, - у, - 0)тойс 1,а на выходе знака разности сигналО, прих, у,1, прих, у, 8703 12 51015 производится обнуление регистрови 8 и перезапись равновесного корректирующего кода первого разряда г, из регистров 56 и 57 в регистры 45 и 46. Кроме того, по сигналу с (2 Я+2)-го выхода коммутатора 25 производится увеличение содержимого счетчика 29 на "единицу", На этом первый такт работы устройства заканчивается,Все последующие такты выполняются аналогично первому, После окончания последнего И-го такта счетчик 29 формирует сигнал на выход 30 признака . окончания работы, Данный сигнал укаДанный сигнал Р поступает на ин-.формационный вход триггера 28, который по сигналу с первого выхода сдвигового регистра 26 устанавливается. .20при Р = 1 в единичное, а при Р = О -в нулевое состояние.,Равновесный код цифры к, послепреобразования в равновесный корректирующий код в шиФраторе 53 и исправления ошибок в узле 54 восстановления через элемент НЕ 55 поступает навходы регистров 56 и 57, где он хранится до следующего такта работы устройства. При обнаружении в равновес- ЗОном корректирующем коде цифры г,ошибки двойной кратности одной из, категорий Я-аили Б-аузел 54восстановления формирует сигнал наконтрольном выходе 58 устройства ин 35формируя тем самым вьппестоящую систему о невозможности получения неискаженного кода разности.После записи в регистры 56 и 57равновесного корректирующего кода перОвого разряда я, разности управляющимисигналами с третьего и четвертого вы-.ходов коммутатора 25, поступающими на.синхронизирующие входы элементов НЕ 14и 44, производится перезапись в реги-,45стры 49, 50 и 17, 18 равновесных кор-,ректирующих. кодов вторых разрядовуменьшаемого и вычитаемого и т.д, Поуправляющим сигналам с (2 И)-го и2 Н-го, где И - разрядность шестиричного представления уменьшаемогои вычитаемого, выходов коммутатора25 производится перезапись равновесных корректирующих кодов старших разрядов уменьшаемого и вычитаемого изрегистров 45, 46 и 7, 8 в регистры47, 48 и 15, 16.По управляющим сигналам с (2 И+1)-гои (211+2)-го выхода коммутатора 25: зывает на то, что выполнение операциизакончено и результат выражений вравновесном корректирующем дополнительном коде находится в регистрах45-50, При этом понятие дополнительный код в равновесных кодах имеет тоже значение, что и в классическойдвоичной системе счисления. Знаковыйразряд дополнительного кода разностипри этом индицируется величиной сигнала на знаковом выходе 31 устройства. Фо рмула и зоб ре тения 1. Устройство для вычитания, содержащее генератор импульсов, триггер и счетчик, причем вход начальной установки устройства подключен к входам установки в "О" триггера и счетчика, а выход триггера соединен со знаковым выходом устройства, о т - л и ч а ю щ е е с я тем, что, с цельюповышения достоверности вычислений и повьппения надежности путем сообщения устройству свойства отказоустойчивости, в него введены 2 Н+1 шифраторов, где М - разрядность шестиричного представления уменьшаемого и вычитаемого, 2 И+3 узлов восстановления, 2 И+1 элементов НЕ, 2 Ю+2 регистров, 2 И.групп элементов И,.два дешифратора, матрица вычитания, элемент И, элемент задержки, коммутатор, сдвиговый регистр, триггер и счетчик, при этом х-я группа входов вычитаемого устройства, где д = 1, И, подключена к входам -го шифратора, выходы первого шифратора через последователь-. но соединенные первый узел восстановления и первый элемент НЕ подключены к входам первого и второго реГистров, 1выходы 1-х шифраторов, .где 1 = 2, Н, через последовательно соединенные (1-1)-ю группу элементов ИЛИ, -й30 узел восстановления и д-й элемент НЕ подключены к входам (23.-1)-го и 2- го регистров соответственно, вторая группа входов о-й, где с 1 " 1, (И) группы элементов ИЛИ соединены с выходами (21-1)-го и 2 с 1-го регйстров, тактирующий выход -го элемента НЕ Подключен к тактирующим входам (2 ь. - .1)-го и 21-го регистров, а контроль иый выход К-го узла восстановления, где К = 2, (И+1), соединен с управляющим входом (К)-го элемента НЕ, выходы (И+1)-го узла восстановления через первый дешифратор соединены с 15 входами вычитаемого матрицы вычитания, выход знака разности которой подКлючен к информационному входу триггера, вход начальной установки устройства подключен к первому управ зияющему входу коммутатора, к установочному входу сдвигового регистра, входам установки в "0" триггера и счетчика, к первому входу первого элемента И и входу элемента задержки, 25 инверсный выход которого через элемент И соединен с вторым управляющим входом коммутатора, прямой выход элемента задержки подключен к третьему управляющему входу коммутатора, информационные входы которого через сдвиговый регистр соединены с выходом генератора импульсов, первый выход сдвигового регистра подключен к так-,. тирующему входу триггера, выход кото рого соединен с входом переноса матрицы вычитания и со знаковым выходом устройства, (2 И+2)-й выход сдвигового регистра подключен к счетному входу счетчика, выход которого соединен с 10 выходом признака окончания работы устройства, -я, с первой по х-ю, группа входов уменьшаемого устройства подключена к входам (д+Н)-го шифратора, выходы которых через последовательно д 5 соединенные (х+И)-ю группу элементов ИЛИ, (+И+1)-й узел восстановления, (+И)-й элемент НЕ подключены к входам (21+2 И)-го и (2 х+2 И)-го разрядов, вторая группа входов и-й груп пы элементов ИЛИ, где п щ (01)(2 И) соединена с выходами (2 п)-го и 2 пго регистров, тактирующий выход-го элемента НЕ, где= (И)(2 И), подключен к тактирующим входам (2-1)- 55 го и 2-го регистров, а контрольный выход Ъ -го узла восстановления, где(0+3)(2 И+2), соединен с управляющим входом (б)-го элемента НЕ, выходы (И+2)-го узла восстановления че-рез второй дешифратор соединены свходами уменьшаемого матрицы вычитания, выходы разности которой черезпоследовательно соединенные (2 М+1)-йшифратор, (2 Ю+3)-й узел восстановления и (2 Н+1)-й элемент НЕ подключенык входам (40+1)-го и (4 И+2)-го регистров, выходы которых соединены свторой группой входов И-й группыэлементов ИЛИ, контрольный выход (2 В++3)-.го узла восстановления соединенс контрольным восходом устройства,тактирующий выход (И+1)-го элементаНЕ подключен к тактирующим входам(4 Ю+1)-го и (4 Н+2)-го регистров, аконтрольный выход (И+2)-го узла восстановления соединен с управляющимвходом (20+1)-го элемента НЕ, первыйи второй синхронизирующие входы которого подключены к первому и второмувыходам коммутатора, (2+1)-й выходкоммутатора подключен к первым синхронизирующим входам (И+1-)-го и(20+1-)-го элементов НЕ,2. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что узел восстановления содержит блок контроля,десять .элементов ИЛИ, элемент И, груп.пу элементов ИЛИ-НЕ и щесть коммутаторов, при этом первая группа входовузла подключена к первым входам блокаконтроля, группы элементов И, группы .элементов ИЛИ-НЕ и входам первого,второго, третьего коммутаторов, вторая группа входов узла соединена свторыми входами блока контроля, группы элементов И, группы элементов ИЛИНЕ и входам четвертого, пятого, шестого коммутаторов, первый выход блока контроля подключен к контрольномувыходу узла, второй выход блока контроля соединен с управляющими входамипервого, четвертого и пятого коммутаторов, третий и пятый выходы блокаконтроля через первый элемент ИЛИподключены к первым входам элементовИ группы, четвертый и шестой выходыблока контроля через элемент И соединены с первыми входами элементов ИЛИНЕ группы, седьмой выход блока конт-,роля подключей к управляющим входамвторого, третьего и шестого коммутаторов, выходы группы элементов И игруппы элементов ИЛИ-НЕ через второй148703 5 Таблица 1 0 1 2 3 4 5 Таблица 3 Цифра 20 0011 0 0011 0 1100 1 1010 2 1001 1100 0101 0101 1010 . 0110 0110 1001 1001 0110 0110 1001 4 0101305 0011 1010 0101 1010 1100 0011 1100 элемент ИЛИ подключены к управляющим входам второго, третьего, четвертого и пятого коммутаторов, выходы первого, четвертого и пятогокоммутаторов через третий, четвертый, пятый и шестой элементы ИЛИ соединены соответственно с выходами первой группы узла, а выходы второго, третьего и шестого коммутаторов через седьмой, О восьмой, девятый и десятый элементы ИЛИ соединены с выходами второй группы узла. Таблица 2 5 Прямое представление в "равновесном корректирующем" коде Цифра Представление в коде"2 из 4" 0011 0101 0110 1001 1010 1100 Цифра Инверсное представление в