Устройство для контроля кинематической погрешности зубчатых передач

1237.902 кий Составитель Б.Техред Л,Олейн орректор О.Лугова едактор Н.Киштули Тираж б 70НИИПИ Государственного комитета Спо делам изобретений и открытий13035, Москва, Ж"35, Раушская наб Заказ 3277 4 одписн зводственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 1 12379Изобретение относится к машиностроению, а именно к средствам контроля зубчатых передач.Целг изобретения . - повышение производительности контроля путем обес 5печения получения необходимого объема информации и оценки периодическихсоставляющих и их спектров на временном интервале, меньшем периода функции кинематической погрешности,10На Фиг. 1 изображена структурнаясхема устройства для контроля кинематической погрешности зубчатых передач; ца фиг, 2 - структурная схемаблока управления, левая часть; наФиг. 3 - то же, правая часть; наФиг. 4 - структурная схема блока сопряжения; на фиг, 5 - структурнаясхема арифметических устройств.Устройство для контроля кинематической погрешности зубчатых передачсодержит датчики 1 и 2 углов поворота начального и конечного звеньевконтролируемой зубчатой передачи 3,блок 4 измерения кинематичеекой погрешности, первый вхац которого соединен с выходом датчика 1 начального звена, второй вход - с выходомдатчика 2 конечного звена, сумматор5 блок б синхронизации, первый входЪ 930которого подключен к выходу датчика1 начального звена, второй вход -к выходу датчика 2 конечного звена,блок 7 управления, первый выход которого связан с третьим входом блокаб синхронизации, первый и второйвходы блока 7 управления связаны соответственно с первым и вторым выходами блока б синхронизации, два блока 8 и 9 буферной памяти, первый,второй и третий входы каждого из ка 40тарых соединены соответственна совторым, третьим, четвертым, пятым,шестым и седьмым выходами блока 7управления, выходы первого и второгоблоков 8 и 9 буферной памяти соединены соответственно с первым и вторымвходами сумматора, блок 10 сопряжения, первый вхац которого соединенс восьмым выходом блока 7 управления,второй вход - с выходом сумматора 5,50первый выход - с третьим входом блока 7 управления, вычислитель 11,вход которого связан с вторым выходам блока 10 сопряжения, выход - стретьим входом блока 10 сопряжения, 5и регистратор 12, вход которого подключен к четвертому выходу блока 10сопряжения, выход - к четвертому 02 лвходу последнего, Устройство снабжена также блоком 13 запрета, первый вход которого связан с выходом блока 4 измерения кинематической погрешности, второй вход - с девятым выходом блока 7 управления выход блока запрета - с третьим входом сумматора 5, двумя арифметическими блоками 14 и 15, соединенными последовательно, первый вход одного из которых соединен с выходом сумматора 5, вторые входы каждого из арифметических блоков 14 и 15 соединены соответственно с десятым и одиннадцатым выходами блока 7 управления, двумя линиями 16 и 17 задержки, первые и вторые входы каждой из которых подключены соответственно к двенадцатому, тринадцатому, четырнадцатому и пятнадцатому выходам блока 7 управления, третий вход первой линии 16 задержки соединен с выходом сумматора 5, третий вход второй линии 17 задержки с выходсм первого арифметического блока 14, выходы каждой из линий 16 и 17 задержки подключены к третьим входам первого и второго арифметических блоков 14 и 15, выходы первого и второго арифметических блоков 14 и 15 соединены соответственно с пятым и шестым входами блока 10 сопряженин,Блок 7 управления выполнен в видекоммутатора-распределителя 18, переключателя 19 установки кода последовательности подавления периодическихсоставляющих, выход которого соединен с первым входом коммутатора-рас/пределителя 18, второй и третий входы последнего являются первым и вторым входами блока 7 управления, переключателя 20 установки данных о передаче, выход которого является первымвыходам блока 7 управления, переключателя 21 установки кода формы вывода информации, двух переключателей22 и 23 установки кодов режима рабаты арифметических блоков, выходы котарьгк являются соответственно десятым и одиннадцатым выходами блока 7управления, выходы переключателя 19установки кода последовательности подавления периодических составляющих,переключателя 20 установки данных опередаче, переключателя 21 установкикода Формы вывода информации, двухпереключателей 22 и 23 установкикадаз режима работы арифметическихблоков 14 и 15 являются восьмым высчетчиков соответственно, первыевыходы последних соединены соответственно с первыми входами четвертого44 и пятого 45 триггеров, выход третьего счетчика связан с вторым в одом пятого триггера 45 и вторым входом четвертого счетчика 43, выходвторой схемы ИЛИ соединен.с вторымвходом четвертого триггера 44, вторымвходом третьего счетчика 42, первымвыходом четвертого счетчика 43 и первым входом пятого триггера 45, входытретьего 40 и четвертого 41 формирователей одиночных импульсов соединены соответственно с выходами четвертого 44 и пятого 45 триггеров, выходы - с восьмым выходом блока 7 управления, выход четвертого формирователя 41 одиночных имгульсов подключенк второму входу первой схемы 29 ИЛИ,входы первой 46 и второй 47 линийзадержки соединены с первыми входамисоответственно третьей 38 и четвертой 39 схемами запрета, входы и выходы первой и второй линий задержкиявляются соответственно двенадцатым,тринадцатым, четырнадцатым и пятнадцатым выходами блока 7 управления,первого 48, второго 49, третьего 50,четвертого 51, пятого 52, шестого 53,седьмого 54 и, восьмого 55 коммутаторов, первые входы первого 48 и пятого 50 коммутаторов соединены с первыми входами третьего 38 и четвертого39 счетчиков соответственно, первыевходы второго 49 и шестого 53 коммутаторов - с выходами третьего 42 ичетвертого 43 счетчиков, первыевходы третьего 50, четвертого 51,седьмого 54 и восьмого 55 коммутаторов - с выходами соответственно четвертого 44 и пятого 45 триггеров,вторые и третьи входы всех коммутаторов 48-55 являются восьмым выходомблока 7 управления, выходы первого48 и второго 49 коммутаторов являются третьим выходом блока 7 управления, выходи третьего 50 и четвертого51 коммутаторов являются четвертымвыходом блокауправления, выходыпятого 52 и шестого 53 коммутатораявляются шестым выходом блока 7 управления, выходы седьмого 54 и восьмого 55 коммутаторов являются седьмым выходом блока 7 управления. Блок 10 сопряжения выполнен в видесхемы 56 ИЛИ, входы которой являются первым входом блока 10 сопряжения,1237902ходом блока 7 управления, кнопок 24и 25 установки и пуска, двух формирователей 26 и 27 одиночных импульсов,входы каждого из которых связаны свыходами кнопок 24 и 25 установки ипуска, асинхронного КБ-триггера 28,первый и второй входы которого подключены соответственно к выходамкнопок 24 и 25 установки и пуска,выход подключен к восьмому выходублока 7 управления, первой схемы29 ИЛИ, первый вход которой связанс выходом первого формирователя 26одиночных импульсов, первого триггера 30, первый вход которого связанс выходом первой схемы 29 ИЛИ, второйвход - с выходом второго формирователя 27 одиночных импульсов, выходпервого триггера является девятымвыходом блока 7 управления, второйсхемы 31 ИЛИ, первый и второй входыкоторой соединены с выходами первого26 и второго 27 формирователей одиночных импульсов соответственно,второго 32 и третьего 33 триггеров,первые входы каждого иэ которых связаны с выходом второй схемы 31 ИЛИ,двух счетчиков 34 и 35, первые входыкаждого из которых соединены с выходом второй схемы 31 ИЛИ, вторые вхоЭОды второго 32 и третьего 33 триггеров связаны соответственно с первыми вторым выходами коммутатора-распределителя 18, двух схем 36 и 37 запрета, первые входы каждой из которыхсоединены с выходамк второго 32 итретьего 33 триггеров соответственно,вторые входы - с третьим и четвертымвыходами коммутатора-распределителя18, выходы каждой из схем 36 и 37запрета связаны с вторыми входамипервого 34 и второго 35 счетчиков,выходы последних подключены к восьмому выходу блока 7 управления, третий 38 и четвертый 39 схем запрета,. третьего 40 и четвертого 41 формиро- ф 5вателей одиночных импульсов, третьего 42 и четвертого 43 счетчиков, четвертого 44 и пятого 45 триггеров,первой 46 и второй 47 линий задержки,первые входы третьей 38 и четвертой39 схем запрета соединены соответственно со вторыми входами первой 36и второй 37 схем запрета, вторыевходы - с выходами четвертого 44 ипятого 45 триггеров соответственно,выходы третьей 38 и четвертой 39схем запрета подключены к первымвходам третьего 42 и четвертого 431237 0 3счетчика 57, первый вход которого соединен с выходом схемы 56 ИЛИ, триггера 58, первый вход которого соединен с вторым входом счетчика и входом схемы 56 ИЛИ второй вход35 с первым входом блока 10 сопряжения, первого коммутатора 59, первый вход которого подключен к выходу триггера 58, второй вход - к выходу счетчика 57, третий вход является третьим входом блока 10 сопряжения, второго коммутатора 60, первый вход которого соединен с выходом первого коммутатора 59, второй, третий и четвертый входы второго коммутатора 60 являются соответственно вторым, четвертым и пятым входами блока 10 сопряжения, третьего коммутатора 61, первый вход которого соединен с выходом второго коммутатора 60 и является вторым выходом блока 10 сопряжения и связан с четвертым входом бпо ка 10 сопряжения, второй и третий входы третьего коммутатора 61 соединены с третьим входом блока 10 сопря жения, последний связан с четвертым выходом блока 10 сопряжения, выход третьего коммутатора соединен с первым выходом блока 10 сопряжения.Арифметический блок 14 (или 15) выполнен н виде первой 62, второй 63, третьей 64, четвертой 65, пятой 66 и шестой 67 арифметико-логических схем, первые входы первой 62, второй 63, третьей 64 и четвертой 65 арифме 35 тико-логических схем являются первым входом арифметического блока 14 или 15, вторые входы являются третьим входом арифметического блока 14 или 15, первые выходы первого 62, третьего 64 и пятого 66 арифметико-логических схем соединены с третьими входами второго 63, четвертого 65 и шестого 67 арифметико-логических схем соответственно, первые входы пятого 66 и шестого 67 арифметико-логических схем связаны со вторым выходом первого 62 и выходом второго 63 арифметико-логических схем соответственно, вторые входы пятых 66 и шестых 67 арифметико-логических схем сняза 50 ны со вторым вьгходом третьего 64 и выходом четвертого 65 арифметико-логических схем соответственно, выходы пятого 66 и шестого 67 арифметикологических схем являются выходом арифметического блока 14 (или 15), третьи входы первого 62, третьего 64, пятого 66 и четвертые входы второго 902 б63, четвертого 65 и шестого 67 арифметико-логических схем являются вторым входом арифметического блока 14 (или 15) .Устройство работает следующим образом.Предварительно в блоке 7 управления с помощью переключателей (указанных на фиг. 2 и 3) устанавливаются коэффициенты преобразования интервалов следования импульсов блоком 6 синхронизации, соответствующие отношению номинальных скоростей вращения отдельных звеньев исследуемои контролируемой зубчатой передачи 3. В него также вводится информация о последовательности выделения периодических составЛяющих кинематической погрешности, о режимах работы арифметических устройств 14 и 15, о виде представления результатов измерений и анализа. После включения устройства осуществляется цикл установки его в исходное состояние по командам блока 7 управления, При этом осуществляется обнуление блоков 8 и 9 буферной памяти, управляемых линий 16 и 17 задержки установка режима работы арифметических устройств 14 и 15, ныбор каналов синхронизации блока 6 синхронизации, приведение в готовность блока 10 сопряжения и связанных с ним вычислителя 11 и регистратора 12. По команде блока 7 управления блок 13 запрета подает на вход сумматора 5 нулевой код.После выработки блоком 7 управления сигнала о готовности к работе устройство по команде извне или автоматически переводится н рабочее состояние. После перевода устройства н рабочее состояние по команде блока 7 управления открывается блок 13 запре - та и на вход сумматора 5 поступают коды. пропорциональные численному значению текущего значения кинематической погрешности исследуемой контролируемой зубчатой передачи 3, полученные блоком 4 измерения кинематической погрешности с использованием выходных сигналов датчиков 1 и 2. На другие входы сумматора 5 при этом с выходов блоков 8 и 9 буферной памяти поступают коды, соответствующие нулевому значению кинематической погрешности. Блок 6 синхронизации формирует из сигнапов с выходов датчиков 1 или 2 импульсные последовательности, интервалы следования им пульсов в которых соответствуют фиксированным значениям углов поворота отдельных звеньев, а также импульсные последовательности, в которых импульсы следуют через оборот соответствующего звена.Далее рассмотрим последовательность операций при работе устройства в случае анализа погрешности одно- ступенчатой понижающей передачи. При этом синхрониэирующие импульсы, сформированные блоком 6 синхронизации, следующие через Фиксированный интервал, например,начального звена, через блокуправления начинают поступать на второй вход управляемой линии 16 задержки. Информация, поступающая на вход управляемой линии 16 задержки с выхода сумматора 5, каждым синхронизирующим импульсом сдви гается в ячейку памяти с номером, равными = И,шой М,где И - число синхронизирующих им 1пульсов, поступивших на син хрониэирующий вход управляемой линии 16 задержки;И - число импульсов синхронизирующей импульсной последовательности (ячеек памяти линии 16) на оборот отдельного звена. При поступлении Я + 1 импульса на второй вход управляемой линии 16 задержки на ее выхопе появится теку- З 5 щее значение (код), соответствующее входному значению кинематической погрешности задержанному на оборот начального звена механизма. При этом текущее и задержанное значения ки- ф нематической погрешности начинают поступать на входы арифметического блока 14. Арифметический блок 14 определяет разность поступающих на его входы значений кинематической погрешностиКомандой блока 7 управления в соответствии с заданной программой работы устройства и предварительными установками определяется какой из входов арифметического устройства суммирующий, а какой вычитающий. Одновременно с поступлением первого синхронизирующего импульса на синхронизирующий вход управляемой линии 16 задержки осуществляется формирование 55 первых импульсов последовательностей, следующих через оборот начального и конечного звеньев с помощью блока 6 90 8синхронизации по команде блока 7 управления. Информация с выхода сумматора 5, поступаюшая через блок 10 сопряжения, передается блоком 7 управления на первый вход блока 8 буферной памяти, и по его командам заносится в блок 8 буферной памяти для одного оборота начального звена механизма. При этом используются синхрониэирующие импульсы, служащие для синхронизации сдвига информации в управляемой линии 16 задержки. После поступления й импульсов на- второй вход управляемой линии 16 задержки первый иэ поступивших импульсов импульсной последовательности, в которой импульсы следуют через фиксированный угол поворота ведомого звена, и следующие за ним импульсы этой последовательности служат для синхронизации ввода информации с выхода арифметического блока 14 через блок 7 управления и по его командам в блок 9 буферной памяти. Прй этом блоком 7 управления опреде" ляется число импульсов, следующих через фиксированный угол поворота конечного звена до поступления первого импульса, поступившего через оборот начального звена, В том случае, если это число оказывается равным 1 поступающая на вход блока 9 буферной памяти информация, по командам блока 7 управления размещается, начиная с и + 1 до М -й ячейки включительно, а начиная с поступления импульса на оборот конечного звена размещается с первой до 11 ячейки, и так для М импульсов синхрониэирующей импульсной последовательности. После заполнения блоков 8 и 9 буферной памяти по команде блока 7 управления блоком 13 запрета на вход сумматора 5 подается код, соответствующий нулевому значению кинематической погрешности. Затем информация с выхода блока 9 буферной памяти через сумматор 5, блок 10 сопряжения по командам блока 7 управления передается в вычислитель 11, который по известному соотношению чисел зубьев, механизма и программе работы устройства осуществляет восстановление формы и спектра периодической составляющей кинематической погрешности, содержащей гармоники с частотами, кратными частоте вращения конечного звена, эа исключением гармоник с частотами, кратными частоте пересопряже 1237902 Ония зубьев зубчатой передачи (за исключением гармоник, частоты которых кратны одновременно частотам вращения обоих колес передачи). Результаты, полученные в ходе вычислений, через блок 10 сопряжения передаются для регистрации регистратору 12,а восстановленная периодическая составляющая через блок 10 сопряжения,через блок 7 управления и по егокомандам заносится в блок буфернойпамяти. После этого с использованиемимпульсных последовательностей либос выхода блока 6 синхронизации, либоот внутреннего генератора блока 7 управления осуществляется одновремен-.,ное воспроизведение информации, хранящейся в блоках 8 и 9 буферной памяти,Информация с их выходов поступает на входы сумматора 5, который осуществляет 20вычитание из сигнала, с выхода блока8 буферной памяти восстановленнойпериодической составляющей кинематической погрешности. В результате навыходе сумматора 5 для М импульсов,поступивших на второй вход блока 8буферной памяти, будет получена периодическая составляющая на оборотеначального звена, содержащая гармоники с частотами, кратными частотам 30вращения начального звена исследуемого механизма, Эти значения по командам блока 7 управления передаютсячерез блок 10 сопряжения для регистрации и для вычисления спектра с помощью вычислителя 11. Результат вычисления спектра по командам блока 7управления через блок 10 сопряженияпередается для регистрации регистратору 12, При этом блокуправления 40работает следующим образом,Предварительно на переключателе 19 устанавливается код последовательности подавления периодических сос тавляющих, на переключателях 20 устанавливаются коэффициенты преобразования интервалов следования импульсов блоком 6 синхронизации, на переключателе 21 - код вида представления ре зультатов измерения и анализа регистрирующим устройством 12, на переключателях 22 и 23 устанавливаются коды режимов работы арифметических блоков 14 и 15. Информация с выходов указан.55 ных переключателей передается через блок 7 управления на вход вьчислитепя 11. Цикл установки устройства блоком7 управления в исходное состояниеосуществляется нажатием кнопки 24установки. При этом Формирователь 26своим выходным сигналом, прошедшимчерез первую схему 29 ИЛИ, переводитпервый триггер 30 в состояние прикотором сигнал на его выходе запирает блок 13 запрета, КБ-триггер 28 переключается в состояние, соответствующее циклу установки, и сигнал с его выхода через блок 10 сопряжения поступает на вход вычислителя 11, который переводится в состояние готовности При этом на третьи(управляющие) входы коммутаторов 48-55 подаются сигналы, соответствующие передаче на их выходы информации с первых (информационных) входов. Импульс с выхода Формирователя 26, пройдя через вторую схему 31 ИЛИ, устанавлива:.т первый 34, второй 35 и третий 42 счетчики в нулевое состояние, второй 32, третий 33 и четвертый 44 триггеры в состояние, открывающее их выходными сигналами первую 36, гторую 37 и третью 38 схемы запрета, а. первый триггер 45 - в состояние, закрывающее его выходным сигналам четвертую схему 39 запрета. После этого на вьгходы открытых схем запрета начинают поступать импульсные последовательности с выходов блока 6 синхронизации прошедшие через коммутатор-распределитель 18. Первый 34 и второй 35 счетчики подсчитывают число импульсов, поступивших на их счетные входы, до поступления импульсов на вторые входы триггеров 32 и 33, переводящих эти триггеры в состояние, при котором их выходные сигналы закрывают первую 36 и вторую 37 схемы запрета, третий счетчик 42, подсчитав Й импульсов, переводит четвертый триггер 44 в состояние, при кото - ром происходит запирание третьей схемы ЗЯ запрета, а пятый триггер 45 в состояние, открывающее четвертую схему 39 запрета. Одновременно сэтим сигнал с выхода третьего счетчика 42 устанавливает в нулевое состояние четвертый счетчик 43, который после подсчета М импульсов переводит пятый триггер 45 в состояние, запирающее четвертую схему 39 запрета. Третий 40 и четвертый 4 1 формирователи одновременно с закрыванием третьей 38 и четвертой 39 схемы за1237902 прета осуществляют Формирование одиночных импульсов, поступающих на выход блока 7 управления. Импульсные последовательности с входов и выходов первой 46 и второй 47 линий за 5 держки, поступая на первые (управляющие) и вторые входы управляемых линий 16 и 17 задержки, обеспечивают продвижение в них информации, На интервале счета третьего 42 и четверто О го 43 счетчиков выходные сигналы коммутаторов 48-51 и 52-55 обеспечивают запись входной информации, поступающей на входы, в ячейки блоков 8 и 9 буферной памяти. При отсутствии счета третьим 42 и четвертым 43 счетчиками как и при счете (режим записи) выход.ные сигналы укаэанных коммутаторов обеспечивают появлеге на выходах блоков 8 и 9 нулевых кодов. На цикле 20 записи в блок 8 буферной памяти информации с выхода сумматора 5, поступающей через блок 10 сопряжения и блок 7 управленияв ячейки памяти будут занесены нули, Одновременно 25 нулевые коды заполняют ячейки линии 16 задержки. Аналогичным образом, на интервале счета четвертого счетчика 43 произойдет заполнение нулями ячеек блока 9 буферной памяти и З 0 линии 17 задержки. Таким образом, появление импульса на выходе четвертого Формирователя 41 означает окончание установки в исходное для последующей работы состояние всего устрой-З ства. Получив этот импульс через блок 10 сопряжения, вычислитель 11 переходит в состояние готовности к рабочему циклу, Импульс с выхода четвертого Формирователя 41, пройдя че - 40 рез первую схему 29 ИЛИ, подтверждает прежнее состояние первого триггера 30, Вычислитель 11 через блок 10 сопряжения с помощью регистратора 12 отображает информацию от окончания цикла предварительной установки устройства. На цикле предварительной установки информации с выходов первого 34 и второго 35 счетчиков вычислителем 11 не используется.50 После нажатия кнопки 25 пуска (как и после нажатия кнопки 24 установки) импульс, поступивший с выходя второй схемы 31 ИЛИ блока 7 управления, устанавливает счетчик 57 в нулевое состояние, а триггер 58 - в состояние, обеспечивающее передачу на выход первого коммутатора 59 информации с его первого входа, При этом код, хранящийся в счетчике 57, открывает вход второго коммутатора 60, с которого информация поступает на его выход. Число импульсов, поступивших на второй вход счетчика 57, равно номеру информационного входа второго коммутатора 60, с которого информация поступает на его выход. Второй вход коммутатора 60 соединен с выходом сумматора 5 третий - с выходом арифметического блока 14 и т.д., а четвертый - с выходом арифметического блока 15, Поэтому до поступлеВ режим работы устройство переводится нажатием кнопки 25 пуска. Импульс с выхода второго Формирователя 27 переводит первый триггер 30 в состояние, открывающее сигналом с его выхода блок 13 запрета. КБ-триггер 28 переключается в соостояние, противоположное состоянию при цикле установки, и сигнал об этом с его выхода через блок 10 сопряжения пос" тупает на вход вычислителя 1. Импульс с выхода второго формирователя 27, пройдя через вторую схему 31 ИЛИ, производит эффект, аналогичный им- пульсу с выхода первого формирователя 26 на цикле установки, Дальнейшая работа блока 7 управления до момента поступления импульса с выхода четвертого формирователя 41 полностью аналогична его работе на цикле предварительной установки. Поступление им-. пульса с выхода четвертого формирователя 41 через первую схему 29 ИЛИ приводит к запиранию сигналом с выхо да первого триггера 30 блока 13 запрета. Получение этого импульса вычислителем 11 через блок 10 сопряжения приводит к подключению к выходам коммутаторов 48-55 их вторых входов. В результате управления работой блоков 8 и 9 буферной памяти передается вычислителю 11, ксторый с помощью коммутаторов 48-55 организует "внутренний генератор" блока 7 управления, служащий для воспроизведения информации, хранящейся в буферной памяти. Информация с выходов первого 34 и второго 35 счетчиков исполь-. зуется вычислителем 11 для определения номеров ячеек блоков 8 и 9 буферной памяти с "нулевыми" адресами,Блок 10 сопряжения, структурная схема которого приведена на фиг. 4, работает следующим образом.ния на вход схемы 56 ИЛИ импульса свыхода третьего формирователя 40 блока 7 управления на выход второго коммутатора 60 будет поступать информация с выхода сумматора 5, а послеего поступления - с выхода арифметического блока 14 и т.д. Поступлениеимпульса с выхода четвертого формирователя 41 блока 7 управления навторой вход триггера 58 переводит 0последний в состояние, при которомна первый (управляющий) вход второгокоммутатора 60 начинает поступатьинформация с второго (информационного) входа коммутатора 59, т.е. с выхода вычислителя 11. На цикле предварительной установки устройства спомощью третьего коммутатора 61,управляемого по управляющему входувычислителем 11, организуется связь 20выхода второго коммутатора 60 с шиной данных блока 7 управления связанной с первыми (информационными)входами блоков 8 и 9 буферной памяти,Такая же связь организуется и на режиме работы устройства до моментапоступления импульса с выхода четвертого формирователя 41, После поступления этого импульса по команде вычислителя 11 организуется связь еевыхода с шиной данных блока 7 управления, связанной с первыми (информационными) входами блоков 8 и 9 буферной памяти,АриФметические блоки 14 и 15, Фукнциональные схемы которых приведены на фиг. 5, бла.годаря своей структуре и возможностям используемых в них узлов, при подаче на управляющие 40 входы групп арифметико-логических схем 62 и 63, 64 и 65, 66 и 67 соответствующих управляющих потенциалов с помощью переключателей 22 и 23 могут выполнять над входной информа цией различные операции. Так, например, с их помощью может осуществляться алгебраическое суммирование, пропуск информации с одного из информационных входов на выход и т.п. 50В случае анализа погрешности двухступенчатой передачи звено, содержащее управляемую линию 17 задержки и арифметический блок 15, служит, как и в описанном случае, для подавления одной из периодических составляющих кинематической погрешности. Формула изобретенияУстройство для контроля кинематической погрешности зубчатых передач, содержащее датчики углов поворота начального и конечного звеньев контролируемой зубчатой передачи, блок измерения кинематической погрешности, первый вход которого соединен с выхоцом датчика начального звена, второй вход - с выходом датчика конечного звена, сумматор, блок синхронизации, первый вход которого подключен к выходу датчика начального звена, второй вход - к выходу датчика конечного звена, блок управления, первый выход которого соединен с третьим входом блока синхронизации, первый и второй входы блока управления связаны соответственно с первым и вторым вьгходами блока синхронизации, два блока буферной памяти, первый, второй и третий входы каждого из которых соединены соответственно совторым, третьим, четвертым, пятым,. шестым и седьмым выходами блока управления, выходы первого и второго блока буферной памяти соединены соответственно с первым и вторым входами сумматора, блок сопряжения, первый вход которого соединен с восьмым выходом блока управления, второй вход - с выходом сумматора, первый выход - с третьим входом блока управления, вычислитель, вход которого связан со вторым выходом блока сопряжения, выход - с третьим входом блока сопряжения, и регистратор, входкоторого подключен к четвертому выходу блока сопряжения, выход - к четвертому входу последнего, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности контроля оно снабжено блоком запрета, первый вход которого связан с выходом блока измерения кинематической погрешности, второй вход - с девятым выходом блока управления, выход блока запрета - с третьим входом сумматора, двумя арифметическими блоками, соединенными последовательно, первый вход одного из которых соединен с выходом сумматора, вторые входы каждого из арифметических блоков соединены соответственно с десятым и одиннадцатым выходами блока управления, двумя линиями задержки, первые и вторые входы каждой из которых псдключены соответственно к1237902 15 ния двенадцатому, тринадцатому, четырнадцатому и пятнадцатому выходам блокауправления, третий вход первой линиизадержки соединен с выходом сумматора, третий вход второй линии задержки - с выходом первого арифметического блока, выходы каждой из линий 16задержки связаны с третьими входами первого и второго арифметических блоков, а выходы первого и второго арифметических блоков соединены соответственно с пятым и шестым входами блока. сопряже -