Запоминающее устройство с самоконтролем

СОЮЗ СОЕЕТСНИКСОЦИАЛИСТИЧЕСНИРЕСПУБ ЛИН 24060 ИЗОБРЕТЕНИ СПИ УСТРОЙСТВО С САИО(54) ЗАПОМ 1)1ЮТРОЛЕ)1 984,Ящере 1 1 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(5 б) Авторское свидетельство СССРР 1037348, кл. С 11 С 29/00, 1983.Авторское свидетельство СССРУ 1095240, кл. С )1 С 29 ОО,(57) Изобретение относится к вычислительной технике и предназначено дляиспользования в постоянных эапоиинаощих устройствах, Цель иэобретеиия -повьвпение достоверности оитроля постоянного эапоминаощего устройства.Устройство содерзит накопитель 1,разделенный на Н + 1 сегментов, иэ14 которых 2-2 " являются рабочими и хранят 1 рабочих разрядов и К контрольных разрядов, а сегмент 2 сумИ+ мы хранит информацию, являющуюся поразрядной суммой по модулю два информации, хранящейся в остальных сегментах по совпадающим адресам, дополнительный накопитель 3, регистр адреса 4, дешифратор 5, группу 6 сумматоров 24060по модулю два, группу 7 блоков контроля четности блок 8 сравнения, регистр данных 9,блок свертки 10,регистр ошибки 11, блок 2 управления, первый 3 и второй 14 элементы И, первый 15, второй 16 и третий 17 элементы задержки, триггер 18 готовности, первый 28 и второй 29 элементы ИЛИ. 4 ил 2 табл.Изобретение относится к вычислительной технике и предназначено для использования в постоянных запоминающих устройствах.Цель изобретения - повышение достоверности контроля постоянного запоминающего устройства за счет обнаружения ошибок в нескольких сегментах памяти.На фиг.1 приведена структурная схема предлагаемого устройства; на фиг.2 - временные диаграммы его работы; на фиг.3 - принципиальная схема блока свертки по модулю два; на фиг,4 - то же, блока сравнения.1 Устройство содержит накопитель 1, разделенный на Б + 1 сегментов, изнкоторых сегменты 2 -2 являются рабо чими и хранят 1 рабочих разрядов и К контрольных разрядов, необходимых дпя обнаружения ошибок, а сегмент 2 суммы хранит информацию, являю- ИФщуюся поразрядной суммой по модулю два 25 информации, хранящейся в остальных сегментах по совпадающим адресам, до" полнительный накопитель 3, регистр 4 адреса, дешифратор 5, группу 6 сумма" торов по модулю два, группу 7 блоков 30 контроля четности, блок 8 сравнения, регистр 9 данных, блок 10 свертки, регистр 11 ошибки, блок 12 управления, первый 13 и второй 14 элементы И, первый 15, второй 16 и третий 17 эле 35 менты задержки, триггер 18 готовности, вход 19 начала обращения, выход 20 двойной ошибки, выход 21 однократной ошибки, информационные выходы 22 запоминающего устройства адресные 40 входы 23, выход 24 готовности, выход 25 ошибки, вход 26 режима, вход 27(20) Тип ошибки 3/3 (21) 0 Исправен 0 Ошибки в одном сегменте Ошибки в двух иболее сегментахПринцип работы запоминающего уст ройства с самоконтролем заключается в том, что при считывании из выбранного сегмента 2 и обнаружении блоком 10 свертки ошибки в дополнительный накопитель 3 записывается номер сегустановки, первый 28 и второй 23 элементы ИЛИ.Накопитель 1 представляет собой постоянное запоминающее устройство, а дополнительный накопитель 2 - оперативное запоминающее устройство,Устройство работает следующим образом.Если на управляющий вход выборки сегмента 2 поступает сигнал "О" (т.е. сегмент не выбран), на информационных разрядных выходах такого сегмента присутствует сигнал "0.В дополнительный накопитель 3 записывается номер сегмента, в котором имеются ошибки по соответствущцему адресу и два разряда для фиксации ошибок по совпадающим адресам всех сегментов 2.Значения кодов ошибок приведены в табл. 1.мента, сод"ржащего ошибки. Одновременно при считывании из сегментов выполняется считывание информации и из доголнительного накопителя 3. При об 5 наружении ошибки в сегменте 2 и наличии однократной ошибки (код 01) в каком-либо сегменте 2 по совпадающему адресу блок 8 сравнения анализирует номера выбранного сегмента и сегмента, имеющего ошибки. При несовпадении этих номеров имеет место двукратная ошибка (т.е. ошибки в двух сегментах), а следовательно, невосстанавливаемая ошибка, что фиксируется кодом ошибки 11, который записывается в дополнительный накопитель 3, а на выходе 25 ошибки вырабатывается сигнал "1". При дальнейших обращениях по данному адресу к любому сегменту и обнаружении в считываемой информации блоком 10 свертки ошибки производится считывание из дополнительного накопителя 3, в котором зафиксирован код ошибки 1. 25В табл. 2 приведены условия выработки кодов ошибки блоком 8 сравнения (где Х - значение кода 0 или 1). При включении устройства, а также после обнаружения двойной ошибки необходимо подать импульс на вход 27 начальной установки для переключения триггера 18 .в 1.Перед началом работы в дополни 35 тельный накопитель 3 необходимо в два разряда ошибок записать код 00, Для этого необходимо установить на шине 26 режима "1". При этом блок 10 свертки выдает сигнал "1" на прямом выходе (фиг. 3), который задает режим записи в накопитель 3, на выходах блока 8 сравнения вырабатываются сигналы "011, которые приниман тся в регистр 11. Далее необходимо задать 45 последовательно на адресные входы 23 последовательные адреса одного из сегментов, сопровождая каждый из них выработкой сигнала начала обращения (НО) по шине 19.Запоминающее устройство может находиться в одном из следующих режимов работы (фиг.2):считывание без ошибок (моменты о а)5считывание с ошибками в одном из) сегментов, их коррекция и запись кода ошибки 01 в дополнительный накопитель 3(с,-,); считывание с ошибками в двух сег 11 ментах по совпадаюп,им адресам - двойные ошибки", некорректируемые в устройстве (С 1 - и запись кода ошибки 11 в дополнительный накопитель 3.В рабочем режиме на входе 26 усн н танавливается потенциал 0По сигналу обращения на вхсде 19 начала обращения производится запись в регистр 4 адресного кода установленного на входах 23, и обнуление регистра 9 данных и регистра 11 ошибки 1 момснты С, ф 1)В исходно;1 состоянии, когда накогитель 11 исправен, на выходах одного из сегментов 2 выдается считываемая информация в соответствии с адресом, принятым на регистр 4 адреса. При этом младшие разряды адреса определяют номер выбираемого рабочего сегмен;а 2, а старшие разряды адреса определяют выбор информации внутри сегмента 2. Сумматоры 6 по модулю два не оказывают влияния на процесс выбора определенного сегмента 2, поскольку при исправной работе устройства, а также при нулевом значении регистра 9, блок О свертки выдает на прямом выходе сигнал "О 1.Через времясчитывания на высчходах выбранного сегмента 2 накопителя 1 появляется считываемая информация, которая поступает на соответствующие входы группы 7 блоков контроля четности, на остальные входы которых поступают сигналы "0" от невыбранных сегментов, следовательно, на выходах группы 7 блоков будет присутствовать выбранная информация. По фронту О/ импульса на выходе элемента 29 (первый выход блока 12 управлеия), который вырабатывается через время Т , задаваемое на элементе 15 задержки, в момент времени (фиг.2) выбранная информация заносится в регистр 9 данных, Затем через время задержки на выходе блока 1 О свертки вырабатывается результат свертки 1 рабочих и К контрольных разрядов для выбранной информации, причем при исправной работе накопитеи 11 ля этот сигнал соответствует 0 на прямом выходе. Поэтому к моменту через время Т задержки срабатывания блока 10 свертки на выходе элемента 16 задержки вырабатывается импульс, поступающий на счетный вход триггера25 8 готовности, который по фронту 1/О этого импульса устанавливается в единичное состояние, сообщая о выдаче считанной информации нз выходы 22 устройства.5В случае возникновения неисправностей в одном иэ сегментов после записи считанной информации из выбранного сегмента в регистр 9 данных блок 1 О свертки обнаруживает ошибку и выдает на прямом выходе сигнал1", который поступает на входы сумматоров 6 по модулю два, на вход выборки)Я 41сегмента 2 суммы, на вход записи- считывания дополнительного накопителя 3, на управляющий вход блока 8 сравнения н на вход элемента И 13. При этом запрещается прохождение сигнала с выхода элемента 28 через элемент 14 на счетный вход триггера 18 готовности, который остается в нулевом состоянии, а следовательно, и на выходе 24 готовности устройства остается сигнал "0" (моментна фиг.2).На выходах сумматоров 6 .по модулю два появляется инверсное значение с дешифратора 5 кода выборки рабочего сегмента 2 внутри накопителя 1. По этому коду сегмент 2, который бып выбран и при считывании из которого была обнаружена ошибка, становится невыбранным и на его информационных выходах появляются сигналы "О", а остальные рабочие сегменты 2 становятся выб- раиными. Одновременно с этим становитн ся выбранным и сегмент 2 суммы, Считанная информация иэ всех выбранкФ ных рабочих сегментов и сегмента 2 сумма поступает на входы блоков 7 контроля четности, которые производят восстановление информации, хранящейся в отказавшем сегменте, так+как в сегменте 2 суммы хранится результат поразрядного суммирования по модулю два информации из всех рабочих сегментов. Через время йсчи" тывания информации иэ накопителя 1 и ее восстановления вырабатывается импульс на выходе элемента 17 задержки, 50 кошорый поступает через элемент ИЛИ 29 на вход приема в регистр 9 данных. По фронту О/1 этого сигнала производится запись восстановленной информа" ции в регистр 9, включая 1 рабочих и 55 К контрольных разрядов (момент й на фиг.2). В блоке 1 О свертки вновь выполняется проверка информации и при отсутствии ошибки на прямом выходе блока 1 О устанавливается "О. При этом разрешается прохождение сигнала с выхода элемента 17 задержки через элементы ИЛИ 28 и И 14 на счетный вход триггера 18 готовности, который по фронту /О переключается в единичное состояние, сообщая о готовности информации.Кроме того, в момент с "1" с выхода блока 10 свертки поступает в блок 8 сравнения, на выходе которого устанавливается код 01 ошибок в одном сегменте. Этот код по фронту 1/О сигнала с выхода элемента И 13 записывается в регистр 11 ошибки, с выхода которого поступает на вторую группу иформационных входов дополнительного накопителя 3. При этом сигнал "1" с выхода блока 10 свертки поступает на управляющий вход записи-считывания дополнительного накопителя 3, по которому устанавливается режим записи и выполняется запись в накопитель 3 кода 01 ошибки и номера неисправного сегмента. При работе устройства предполагается, что с ц - это максимальное время обращения к дополнительному накопителю 3.В случае возникновения неисправностей в двух сегментах по совпадающим адресам после записи считанной информации иэ выбранного сегмента в регистр 9 данных блок 10 свертки обнаруживает ошибку и выдает на выходе сигнал "1" (момент й 8 на фиг.2). Данный сигнал поступает на управляющий вход схемы 8 сравнения, которая в соответствии с табл, 2 при коде ошибки 01 и несовпадении номеров сегмента с кодом ошибки 01 и выбираемого сегмен" та вырабатывает на выходах 20 и 2 код ошибки 11, который по фронту 1/О сигнала с элемента И 13 заносится в регистр 31 ошибки. Далее выполняется запись в дополнительный накопитель 3 кода ошибки 11 и номера выбираемого сегмента. В дальнейшем при обнаруже" нии неисправностей номер записанного сегмента с ошибками не учитывается, так как иэ дополнительного накопи" теля будет считываться код ошибки 1 1, сообщая о наличии на выходах 22 устройства некорректируемой ошибки. При этом на выходе 25 ошибки устанавливается сигнал "1 ", а на выходе 24 го-товности остается значение "0"При необходимости выдачи на выходе 241424060 Таблица 2 Выходы Входы г63/2 ( 3/3 ( О 1/1=/2 20 21 0 О 0 0 0 0 0 0 0 0 0 0 0 0 0 сигнала об окончании обращения к запоминающему устройству возможно объе, динение на элементе ИЛИ выходов 24и 25 устройства, а выход этого элемента ИЛИ будет являться выходом готовности,В случае возникновения неисправностей в одном сегменте и при обращении к этому же сегменту и по томуже адресу устройство будет работатькак пскаэано на фиг.2 для ошибки скоррекцией - моменты с - г При обнаружении ошибки блоком 10 сверткисовпадении номеров сегментов и считывании кода ошибки 01 блок 8 сравнения сохраняет на выходах код ошибки01, которая корректируется блоками 7контроля четности,Считывание иэ дополнительного накопителя 3 выполняется всегда одновременно с обращением на считываниек выбираемому сегменту (моменты С -С на фиг.2).Число К контрольных разрядов, хранящихся совместно с 1 разрядами рабочей информации, связано с кратностьюошибки, которую обнаруживает блок 1 О Формула изобретенияЗапоминакщее устройство с самоконтролем, содержащее блок свертки, группу блоков контроля четности, регистр адреса, дешифратор, группу сум маторов по модулю два и накопитель, содержащий рабочие сегменты н сегмент суммы, выходы всех сегментов соедисвертки. Так, если неооходимо исправлять однократную ошибку, к каждомуинформационному слову необходимо добавить лишь один контрольный разряд,являющийся дополнением до четности,а блок 10 свертки в этом случае выполняется в виде блока свертки по модулю два, дополненного элементами ИЛ 1 10 и ИЛИ-НЕ для связи с шиной 26 режима.Выполнение блока 1 О свертки и еготаблицы истинности приведены на фиг.Э.Если необходимо обнаруживать ошибки кратности т, которые впоследствиибудут исправлены устройством, целесообразно применять корректирующие ко"ды, например код Хэмминга с кодовымрасстоянием Йс + 1, где Й - минимальное кодовое расстояние, С - крат ность обнаруживаемой ошибки.Выполнение блока 8 сравнения в соответствии с табл, 2 приведено нафиг.4. При этом в пятом столбцетабл. 2 при сравнении записанного но мера сегмента (выход Э/1), имеющегоошибку, н номера выбираемого сегмента(выход 4/2) и их совпадении становитсякод 1, при несовпадении - код О. иены с соответствующими входами блоков контроля четности группы, информационные входы регистра адреса являются адресными входами устройства, выходы первой группы регистра адреса соединены с входами дешифратора, выходы которого соединены с первыми входами сумматоров по модулю два, 1424060,5 1 О 30 35 40 вторые входы которых соединены с пряиам выходом блока свертки, выходысумматоров по модулю дна группы соединены с входами выборки рабочих сегментов, о т л и ч а ю щ е е с ятем, что, с целью повышения достоверности контроля, в устройство до- фполнительно введены блок сравнения,регистр данных, регистр ошно:ки, у ополнительный накопитель, первый, второй и третий элементы задержки, первый и второй элементы И, первый ивторой элементы ИЛИ и триггер Готовности, причем выход первого элементазадержки соединен с входом второгоэлемента задержки, с вторым входомвторого элемента ИЛИ, выход второгоэлемента задержки соединен с первымивходами первого элемента И и первооэлемента ИЛИ, выход третьего элсментазадержки подключен к второму и первому входам первого и второго элементов ИЛ 4 соответственно, выход первогоэлемента ИЛИ соединен с первым входомвторого элемента И, выход которогосоединен с входом установки триггераготовности, выход второго элементаИЛИ соединенвходом синхронизациирегистра данных, выход первого элемента И соединен с входом третьегоэлемента задержкис входом синхронизации регистра ошибки, выхощ 1 второйГруппы регистра адреса подключены кадресным входам группы дополнительного накопителя и всех сегментов основного накопителя, выхо.гы первой группы регистра адреса подключены к информационным входам первой группы дополнительного накопителя и к входамвторой группы блока сравнения, выходыпервой группы и второй и третий выходы дополнительного накопителя подключены соответственно к входам первой группы и первому и второму управляющим входам блока сравнения, первый г 1 ыход двойной ошибки и второй выхододнократной ошибки которого подключены к информационным входам регистраошибки, первый выход которого подключен к второму информационному входудополнительного накопителя и являетсявыходом ошибки устройства, второй ньгход регистра ошибки соединен с третьим информационным входом дополнительного накопителя, вход синхронизациирегистра адреса, входь 1 сброса регистра данных и регистра ошибок являютсявходом начала обращения устройства исоединены с входом первого элементазадержки и входом сброса триггера готовности, выходы блоков контроля четности группы соединены с соответствукщрми информационными входами регистра данньгх, контрольные выходыГруппы которого соединены с контрольными входами группы блока свертки,информационные выходы группы регистра данных соединены с информациоиггыми входами группы блока свертки и являются информационным выходом устройства, прямой выход блока свертки соединен с четвертым управляющим входомблока сравнения, входом выборки сегмента суммы, входом записи-считывания дополнительного накопителя, свторым входом первого элемента И, инверсный выход блока свертки соединенс вторым входом второго элемента И,гретнй управляющий вход блока сравнения и управляющий вход блока сверткиявляются входом режима устройства,вход установки в "1" триггера готовности является входом начальной установки устройства, выход триггера готонности является выходом Готовустройства.1424060 7 адлциа исщцнносяи Яб г.У Составитель Ю.Сычеа Техред Л.Олийнык Корректор А. Обруч едактор А.Я акая 4691/5 ектная, 4 иэводственно-голиграфическое предприятие, г. ужгород, ул. У/Я 10 Уф 3 Тираж 590 ВНИИПИ Государственног по делам иэобретени 13035, Москва, Ж, РаушПодписноекомитета СССРи открытийская наб д, 4