Логический анализатор

, кл. С 06 Г 3/141 прототип),л. У 28 и, э отехническии 8)США Иф 38,2О, опублиА Ю 4040.0опублик,841,1974 УДАРСТВЕННЫЙ КОМИТЕТ СССРЦЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) (57) 1. ЛОГИЧЕСКИЙ АНАЛИЗАТОР, содержащий блок регулируемой задержки, блок синхронизации, блок управления, блок индикации, блок .переключателей, причем группа синхровходов устройства соединена соответственно с группой синхровходов .блока синхронизации, выход которого соединен с синхровоходом блока индикации, с синхровходом блока регулируемой задержки, с синхровходом блока управления, первый вход которого соединен с входом ввода устройства, вход пуска кото рого соединен с вторым входом блока управления, третий вход которого соединен с входом сброса устройства, четвертый вход блока управления соединен с выходом блока индикации, управляющий вход которого соединен с первым выходом блока управления, второй выход которого соединен с первым управляющим входом блока регулируемой задержки, выход которого соединен с пятым входом блока управления, о тл и ч а ю щ и й с я тем, что, с целью повышения достоверности контроля, в него введены два с,четчика, два мультиплексора, два регистра, блокпамяти, блок анализа, причем перваяи вторая группы инФормационных входованализатора соединены с первой группой инФормационных входов соответственно первого и второго мультиплексоров, выходы которых являются соответственно первой и второй группой инФормационных входов блока памяти,третья группа инФормационных входовкоторого соединена с группой выходовпервого регистра, управляющий входкоторого соединен с третьим выходомблока управления, первая группа вы"ходов которого соединена с первойгруппой управляющих входов блока па- Ямяти, первая группа выходов которогосоединена с группой инФормацианныхвходов первого счетчика, с первойгруппой инФормационных входов блока фф финдикации, вторая группа инФормаци- донных входов которого соединена свторой группой выходов блока памяти,третья группа выходов которого соеди- (; 3нена с группой инФормационных входоввторого регистра, с группой инФпрма.- Яцианных входов блока анализа, вход ,фсброса которого соединен с входомсброса анализатора первый и второйвыходы блока анализа соединены соответственно - шестым и седьмым входамиблока управления, восьмой вход которого соединен с выходом ятарого регистра группа выходов которого соединена с второй группой управляющихвходов блока памяти, вторая группавыходов блока управления соединенасоответственно с группой управляющихвходов второго регистра третья группа выходов блока управления соединена.Би е Подписноеомитета СССРоткрытийская наб д. 4/ 03 Е 4 ЭЕ ПП "Патент", г, Ужгород, ул. Проект лиал ктор А.Воров ге е з 5402/53 ВНИИПТираж 70 б Государственного делам изобретений Москва, Ж, Рас группой управляющих входов первогосчетчика, выход переполнения которогосоединен с девятым входом блока управления, четвертая группа выходов которого соединена с группой управляющихвходов второго счетчика, выход которого соединен с десятым входом блока1управления, выход блока синхронизациисоединен с срнхровходом второго счетчика, первая группа выходов блока переключателей соединена с второй группой информационных входов первого ивторого мультиплексоров, с группойинформационных входов первого регистра, с группой информационных. входоввторого сцетцика, с группой информационных входов блока регулируемой задержки, второй управляющий вход которого соединен с третьим выходом блокаанализа, группа выходов разрядов первого счетчика соединена с третьейгруппой информационных входов первогомультиплексора, группа управляющихвходов которого соединена с группойуправляющих входов второго мультиплек"сора, с второй группой выходов блокапереключателей,2. Анализатор по и,1, о т л и ц аю щ и й с я ем, цто блок анализа1содержит регистр, группу элементов И,.два элемента ИЛИ, переключатель причем группа информационных входов блока соединена соответственно с группойединичных входов регистра, соответственно с группой входов первого элемента ИЛИ соответственно с группой информационных входов переключателя,соответственно с первыми входами элементов И группы, вторые входы которыхсоединены соответственно с выходамирегистра, нулевой вход которого соединен с входом сброса блока первый вы"ход которого соединен с выходом второго элемента ИЛИ, входы которого соединены соответственно с выходамиэлементов И группы, выход первогоэлемента ИЛИ соединен с управляющимвходом переключателя и является вторым выходом блока, третий выход которого соединен с выходом переключателя,3 Анализатор по п,1, о т л и ч аю щ и й с я тем, цто блок управления содержит девять переключателей, три элемента ИЛИ, элемент И, триггер3 причем первый вход блока соединен с входом первого переключателя, первый выход которого является третьим выходом блока, второй выход которогосоединен с вторым выходом первого переключателя, третий выход которогоявляется первым выходом цетвертойгруппы выходов блока, второй выходчетвертой группы выходов которого соединен с прямым выходом первого триг"гера, с первым входом первого элемен"та И,второй вход которого соединен спервым входом второго элемента И, свыходом второгО переключателя, первыйвход которого является синхровходомблока, второй вход которого соединенс первым входом третьего элемента И,второй вход которого соединен с выходом третьего переключателя, входкоторого является шестым входом"блока, седьмой вход которого соединен свторым входом второго переключателя,пятый вход блока соединен с единичнымвходом первого триггера, с первым вхо"дом четвертого переключателя, второйвход которого соединен с выходом второго триггера, единичный вход которогоявляется восьмым входом блока, третий вход которого соединен с нулевымвходом первого триггера, с нулевымвходом второго триггера, с нулевымвходом третьего триггера, выход которого, соединен с третьим входом третьего элемента И и является первым выходом блока, четвертый вход третьегоэлемента И соединен с выходом первогоэлемента ИЛИ, первый вход которогосоединен с четвертым выходом первогопереключателя, второй вход первогоэлемента ИЛИ соединен с выходом пятого переклюцателя, с входом шестогопереключателя и является первым выходом третьей группы выходов блока,второй и третий выходы третьей группывыходов которого соединены соответственно с первым и вторым выходами шестого переключателя выходы первого ивторого элементов И соединены соответственно с первым и вторым входамипятого переключателя, инверсный выходпервого триггера соединен с вторымвходом второго элемента И, выход третьего элемента И соединен с первымвходом второго элемента ИЛИ, с входомседьмого переключателя и являетсяпервым выходом первой группы выходовблока, второй выход второй группы выходов которого соединен с выходомседьмого переключателя, первый ивторой выходы второй группы выходовблока соединены соответственно с выходами восьмого и девятого перекпюча 10324телей, входы которых соединены с выходом второго элемента ИЛИ, второйвход которого является четвертым входом блока, девятый вход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом десятого переключателя,первый вход которого является десятымвходом блока, второй вход десятогопереключателя соединен с выходом четвертого переключателя выход третьегоэлемента ИЛИ соединен с единичнымвходом третьего триггера,4, Анализатор по и.1, о т л и ч а-,ю щ и й с я тем, что блок регулируемой задержки содержит триггер, элемент И, счетчик, причем первый управляющий вход блока соединен с нулевымвходом триггера, синхровход которогосоединен с вторым управляющим входомблока, выход триггера соединен с первым входом элемента И, второй входкоторого соединен ссинхровходом блока, выход которого соединен с выходомпереноса счетчика, счетный вход которого соединен с выходом элемента И,группа информационных входов счетчикаявляется группой информационных входов блока,51015 20 25 35 1Изобретение относится к контролю средств цифровой техники .и может быть использовано для контроля и диагностики больших интегральных схем БИС) . и микропроцессорных систем.Известна система визуального контроля за работой вычислительной машины по гистограмме цифровых данных, содержащая буферный регистр, блок памяти, блок вычисления адресов памяти блок вычисления компонентов гисто 4граммы, счетчик номера выборки, устройство управления индикацией и блок индикации, Входы регистра являются входами системы, выходы регистра соединены с входами блока вычисления адресов блока памяти, выходы которого подключены к адресным входам блока памяти выходы которого соединены с входами блока вычисления компонентов гистограммы, а также с первыми входами устройства управления индикацией, вторые входы которого подключены к выходам счетчика номера выборки, а выход - к входам блока индикации 1 1,Недостаток данной системы - низкая достоверность контроля сложных цифровых автоматов с большим числом внутренних состояний или/и большим числом выходов При построении гистограммы состояний подобных автоматов каждой ячейке блока памяти известной системы (каждому компоненту гистограммы) соот ветствует не одно состояние, а группа состояний, Поэтому не обнаруживаются 2такие неисправности проверяемого автомата, которые приводят к замене некоторых или всех состояний, принадлежа щих одной группе, на одно состояние этой .группы,Для испытаний с максимальной разрешающей способностью (один бит) необходимо уменьшить диапазон анализи-руемых состояний. Длинные последовательности приходится просматривать по частям, при этом время испытаний увеличивается. При небольшом числе состояний, закодированных многоразрядными числами, отличающимися в про" извольном количестве разрядов различного веса, гистограмма всегда получается с малой разрешающей способностью, цто снижает достоверность контроля, Кроме того, для локализа" ции неисправностей сложных автоматов гистограммы состояний обыцно недостаточно. Необходима дополнительнаяинформация, например, в виде таблицсостояний или логицеских временных диаграмм. Известная система не позволяет получать такую информацию,Наиболее близким к предлагаемомупо техницеской сущности являетсяанализатор логического состояния, соЗО держащий блоки аналоговых входных компараторов, буферный регистр, цифровой компаратор, блок регулируемойцифровой задержки блок памяти, блокуправления памятью, блок управленияиндикацией, цифроаналоговые преоб 3 1032разователи (ЦАП) и устройство отображения. Входы первого блока аналоговыхкомпараторов являются информационнымивходами устройства, выходы этого блока соединены с входами буферного регистра, выходы которого подключенык информационным входам блока памяти.Входы второго блока аналоговых ком"параторов являются входами условийанализа (признаков), выходы второго 1 Облока компараторов соединены с входамицифрового компаратора, выход которогосоединен с входом управления блокасинхронизации, Входы третьего блокааналоговых компараторов являются входами синхронизации выходы этого бло/ка подключены к входам блока синхронизации, выходы которого соединены ссинхровходами буферного регистра иблока управления памятью, Выходы бло- щка управления памятью соединены садресными входами блока памяти и входами управления записью (считыванием в ЗУПВ). Выходы ЗУПВ подключены квходам блока управления индикацией, 25выход синхронизации которого соединенс входом блока управления ЗУПВа информационные выходы блока управления индикацией соединены с входамиЦАП. Выход первого ЦАП подключен к,горизонтально отклоняющим, а выходвторого ЦАП - к вертикально отклоняющим пластинам устройства отображения 21Недостатком данного устройства является низкая достоверность контроля,Оценка поведения таких автоматов тре 35бует одновременного анализа весьмадлинных последовательностей состояний.Длина последовательности, записываемойв память известного устройства, равна40количеству ячеек блока памяти, Поэтому испытания сложных автоматов с помощью такого устройства проводят путем поочередной записи и айализа различных небольших участков общей последовательности, многократного изменения45режимов записи и восстановления исходного состояния испытуемого объекта,регистрации промежуточных результатованализа и т.п., что требует значительных затрат времени. Кроме того, ограничение длины записываемой последовательности затрудняет обнаружение перемежающихся неисправностей что уменьшает достоверность контроля,Цель изобретения - повышение достоверности контроля,Поставленная цель достигается тем,что в логический анализатор, содержа 457щий блок регулируемой задержки, блок синхронизации, блок управления блок индикации, блок переключателей, причем группа синхровходов устройства соединена соответственно с группой синхровходов блока синхронизации, выход которого соединен с синхровходом блока индикации, с синхровходом блока регулируемой задержки, с синхровходом блока управления, первый вход которого соединен с входом ввода устройства, вход пуска которого соединен с вторым входом блока управления, третий вход которого соединен с входом сброса устройства, четвертый вход блока управления соединен с выходом блока, индикации, управляющий вход которого соединен с первым выходом блока управления, второй выход которого соединен с первым управляющим входом блока регулируемой задержки, выход которого соединен с пятым входом блока управления, введены два счетчика, два мультиплексора два регистра, блок памяти блок анализа, причем первая и вторая группы информационных входов устройства соединены с первой группой информационных входов соответственно первого и второго мультиплексо-. ров, выходы которых являются соответственно первой и второй группой информационных входов блока, памяти, третья группа информационных входов которого соединена с группой выходов первого регистра, управляющий вход которого соединен с третьим выходом блока управления, первая груг па выходов к 6 торого соединена с первой группой управляющих входов блока памяти первая.группа выходов которого соединена с группой информационных входов первого счетчика, с первой группой информационных входов блока индикации, вторая группа информационных входов которого соединена с второй группой выходов блока памяти, третья группа выходов которого соединена с группой информационных входов второго регистра, с группой информационных входов блока анализа, вход сброса которого соединен с входом сброса устройства, первый и второй выходы блока анализа соединены соответствен. но с шестым и седьмым входами блока управления, восьмой вход которого со единен с выходом второго регистра, группа выходов которого соединена с второй группой управляющих входов ,блока памяти вторая группа выходовблека управления соединена соответственно с группой управляющих входов второго регистра, третья группа выходов блока управления соединена с группой управляющих входов первого 5 счетчика, выход переполнения которого соединен с девятым входом блока управления, четвертая группа выходов которого соединена с группой уяравляющих входов второго счетчика, выход 0 которого соединен с десятым входом блока управления, выход блока синхронизации соединен с синхровходом второго счетчика, первая группа выходов блока переключателей соединена с вто рой группой информационнных входов первого и второго мультиплексоров, с группой информационных входов первого регистра, с группой информационных входов второго счетчика, с группой 20 информационных входов блока регулируемой задержки, второй управляющий вход которого соецинен с третьим выходом блока анализа, группа выходов разрядов первого счетчика соединена 25 с третьей группой информационных входов первого мультиплексора, группа управляющих входов которого соединена с группой управляющих входов второго мультиплексора, с второй группой вы ходов блока переключателей.Кроме того, блок анализа содержит регистр, группу элементов И, два элемента ИЛИ переключатель, причем группа информационных входов блока соеди-З 5 нена соответственно с группой единицных входов регистра, соответственно с группой входов первого элемента ИЛИ, соответственно с группой информационных входов переключателей соответст У венно с первыми входами элементов И группы, вторые входы которых соединены с выходами регистра, нулевой вход которого соединен с входом сброса блока первый выход которого соединен 45 с выходом второго элемента ИЛИ, входы которого соединены соответственно с выходами элементов И группы, выход первого элемента ИЛИ соединен с управ- лающим входом переключателя и являет 50 ся вторым выходом блока третий выходкоторого соединен с выходом переключателя. Блок управления содержит девять переключателей три элемента ИЛИ, элемент И, тригге, причем первый вход блока соединен с входом первого пере.ключателя, первый выход которого является третьим выходом блока, второй выход которого соединен с вторым выходом первого переключателя, третий выход которого является первым выходом четвертой группы выходов блока, второй выход четвертой группы выходов которого соединен с прямым выходом первого триггера, с первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И,с выходом второго переключателя, пер" .вый вход которого является синхровходом блока второй вход которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом третьего переключателя, вход которого является шестым входом блока, седьмой вход которого соединен с втбрым входом второго переключателя, пятый вход блока соединен с еди". ничным входом первого триггера, с первым входом четвертого переключателя второй вход которого соединен с)1выходом второго триггера, единичный вход которого является восьмым входом блока, третий вход которого соединен с нулевым входом первого триггера, с нулевым входом второго триггера, с нулевым входом третьего триггера, выход которого соединен с третьим входом третьего элемента И и является первым выходом блока, четвертый вход третьего элемента И соединен с выходом первого элемента ИЛИ, первый вход которого соединен с четвертым выходом первого переключателя, второй вход первого элемента ИЛИ соединен с выходом пятого переключателяс входом шестого переключателя и является первым выходом третьей группы выходов блока , второй и третий выходы третьей группы выходов которого соединены соответственно с первым и вторымвыходами шестого переключателя, выходыпервого и второго элементов И соединены соответственно с первым и вторым входами пятого переключателя, инверсный выход первого триггера соединен с вторым входом второго элемента И выход третьего элемента И соединенс первым входом второго элемента ИЛИ,свходом седьмого переключателя и яв,ляется первым выходом первой группывыходов блока, второй выход второйгруппы выходов которого соединен свыходом седьмого переключателя, первыйи второй выходы второй группы выходов блока соединены соответственно с выходами восьмого и девятого переключа7 10324телейвходы которых соединены с выходом второго элемента ИЛИ, второйвход которого является четвертым входом блока, девятый вход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого со"единен с выходом десятого переключа 1 теля, первый вход которого являетсядесятым входом блока второй входдесятого переключателя соединен с выходом четвертого переключателя, выходтретьего элемента ИЛИ соединен с еди"ничным входом третьего триггера,Блок регулируемой задержки содержит триггер, элемент И, счетчик, причем первый управляющий вход блока соединен с нулевым входом триггера, синхровход которого соединен с вторымуправляющим входом блока, выхоц триггера соединен с первым входом элемента И, второй вход которого соединен с синхровходом блока, выход которого соединен с выходом переноса счетцика, счетный вход .которого соединенс выходом элемента И, группа информационных входов счетчика является группой инФормационных входов блока.На Фиг,1 показана структурная схе"ма устройства: на фиг.2 - схема блокаанализа; на Фиг.3 - блок синхрониза- Зоции; на Фиг.4 - блок управления; наФиг,5 - блок регулируемой задержки.Устройство содержит первую 1, вто.рую 2 группы инФормационных входовустройства, группу 3 синхровходовустройства мультиплексоры 4 и 5блок 6 памяти регистр 7, счетчик 8,регистр 9, блок 10 анализа, блок 11регулируемой задержки, блок 12 синхронизации, счетчик 13 блок 14 инди Окации, блок 15 управления, блок 16переключателей, группа выходов 17 блока управления и входы устройства:вход 18 сброса, вход 19 ввода, вход20 пуска.блок анализа содержит регистр 21группу 22 элементов И, элементы 23и 24 ИЛИ и переключатель 25,блок синхронизации содержит группу 26 элементов НЕ, группу 27 переключателей и элемент И 28,Таким образом последовательно записываются: код маски в регистр 7, код задержки, запуска (останова) в блок 11, код длительности выборки в счетчик 13. Затем блок управления записывает в регистр 9 код 0001 адреса первой ячейки блока памяти и через включенные входы мультиплексоров 4 и 5 записывает установленные предварительно на внутренней инФормационной шине-выходе 17 соответственно код первого признака и нули при подготовке режимов записи состояний и режимапостроения гистограмм или код первого блок управления содержит переключатели 29-31, элемент ИЛИ 32, элемент И 33, переключатель 34, триггер35, элементы И 36 и 37, переключатель 5 38, элемент ИЛИ 39, переключатели 40- 42 триггер,43, переключатель 44, элемент ИЛИ 45 триггер 46. Блок регулируемой задержки содержит триггер 47, элемент И 48, счетчик 49,Устройство позволяет осуществлятьсбор данных о поведении контролируемого объекта в следующих режимах:1. Запись последовательности состояний (выходных сигналов) контроли"руемого объекта после появления определенного, заданного оператором события с задержкой начала записи на заданное число тактов.2, Запись последовательности состояний контролируемого объекта, предществующих появлению определенногособытия, с задержкой окончания записина заданное число тактов.3, Запись состояний только в тактевыполнения условия записи (появленияопределенного события). (Режим селек"тивнои записи),4, Определение частоты появлениюпредварительно заданных событий наФиксированном временном интервале(построение гистогра мм.; состояний),5. Автоматический контроль работоспособности проверяемого объекта погистограмме состояний.Рассмотрим процесс подготовки устройства к работе,Предварительно подается сигнал"Сброс", с помощью которого приводятсяв исходное состояние элементы памятиблока 15 управления, счетчика 8, регистра 9, блока 10, блока 11, счетчика 13 и блока 14.Затем по сигналам "Ввод блок 15управления осуществляет запись исходных данных в блоки устройства, Приэтом перед каждым сигналом "Ввод" вблоке управления на выходах 17 устанавливается код, по сигналу "Ввод"Формулируется импульс записи этогокода в соответствующий блок.1032457 10явления кода запуска) импульсом в ре"гистр.9 записывается код 0001 адресапервой ячейки блока памяти, следующимтактовым импульсом записывается код,поступающий с выходов контролируемогоя блока через группу 1 входов и открыи тую первую группу входов мультиплекс- соров 4 на входы блока 6 Затем блок16 устанавливает код 0010 адреса вто 10 рой ячейки блока памяти в зону данных,в которой записывается код следующегосостояния контролируемого блока и т.д.По окончании записи в последнюю ячейеку блока памяти сигнал, переполнения15 регистра 9 церез блок 15 управленияю включает блок 14 индикации,2, При работе в режиме 2 (задержкиостанова по условию) запись в блок 6т начинается сразу после сигнала "Пуск",ного числа тактов сигнал с выходаблока И включает блок 14 индикациии прекращает запись в блок 6, Приэтом в блоке 6 остаются записаннымите состояния контролируемого блока,которые предшествовали появлению кодаостанова при нулевой задержке останова. Если задержка не равна нулю,но число тактов задержки не превышаетколичества ячеек блока 6, то в блоке,6 окажутся зарегистрированными состояния как предшествующие моментупоявления кода останова, так и следующие после него,признака и число, равное частотеповторения этого признака, - приподготовке режима контроля гистограмм. Затем вновь формируется импульс "Ввод", код в регистре 9 сдвигается и по адресу 0010 производитсзапись во вторую ячейку блока памяти т,д, По заполнении блока памяти утанавливается в "1" триггер 43,.единичный сигнал с выхода которого через переключатели 42, 44 и элементИЛИ 45 поступает в блок индикации.Этот сигнал является сигналом окончания подготовки,1, Работа устройства в режиме записи состояний с запуском по условии цифровой задержкой заключается вследующем,Блок переключателей устанавливаена шине управления сигналы, по которым открывается первая группа входовмультиплексоров 4 и 5. С помощью переключателей выбирается признак, покоторому необходимо осуществить запуск, 25Устройство подключают к контролируемому блоку следующим образом, Выходы блока, на которых появляютсясигналы, характеризующие состояниесистемы, соединяют с группой 1 входов З 0Выходы блока, на которых появляютсясигналы, определяющие условия изменения состояний системы (например, команды или адреса блока памяти), соеди"няются с группой 2 входов устройства,Вход 3 синхронизации подключается кшине тактирующих сигналов. Затем подается сигнал "Сброс", с помощью которого устанавливаются в "0" триггерыблока 10 анализа триггеры блока 11регулируемой задержки и счетчика 13,а также триггеры блока. 15 управления,Работа начинается по сигналу "Пуск"которым включается блок 12 синхронизаций, Тактовые импульсы, формируемые 4блоком синхронизации, поступают насоответствуюие. входы блоков 11, 13,15 однако не вызывают изменения состояний элементов этих блоков до техпор, пока на группе входов 2 устройства не появится код запуска - код ин.50тересующего оператора признакаКоды группы 2 входов поступают навходы блока 6, причем при появлениикода запуска на выходе блока 6 появляется сигнал "1", который через открытую первую группу входов мультиплексора включает блок 11. Поэтому,первым после запуска (т.е. после поа эаканцивается при появлении на группе 2 входов устройства кода остановаи отсчета заданной задержки. Для это" го в блоке управления формируются сигналы многократной периодической записи сигналов поступающих от контроли" руемого блока по входамчерез мультиплексоры 4 в блок 6, После подачи сигналов "Сброс" и "Пуск" тактовые импульсы с выхода блока 12 синхронизации поступают на вход синхронизациирегистра 9. По заполнений всех ячеекблока 6 сигнал "1" с выхода старшего разряда регистра 9 поступает на управляющий вход регистра 9. Поэтому последующими тактовыми импульсами запись состояний с входов в блок 6 продолжается и ранее записанные данные заменяются вновь поступившими, При появлении на входах 2 кода совпадающего с кодом, записанным в блоке 6, на вы-, ходе последнего появляется "1", включается блок 11, и после отсцета задан 3. Режим селективнои записи состояний отличается от ранее рассмотренных11 103215тем, что запнсь в блок 6 осуществляется только при совпадении кода, поступающего по группе 2 входов с кодами,хранящимися в блоке 6, Последовательность выбираемых для записи ячеек может определяться последовательностьюкодов, поступающих от проверяемогоблока через группу 2 входов и мультиплексор 5 на входы блока 6 или можетбыть упорядоченной по номерам ячеек,При первом способе адресации блок 15управления по сигналам совпаденияформирует импульсы записи адреса совдадения с выходов блока 6 в регистр 9,Таким образом, в этом режиме15осуществляется селективная запись состояний контролируемого блока . Если,например, группа 1 входов устройства подключена к входам информациипроверяемого блока ,а группа 2 вхо 20дов устройства подключена к входамадреса блока , то по окончании записив блоке 6 остается записанным содер-,жимое яцеек проверяемого блока адреса которых заданы кодами признаков, 5Предлагаемое устройство позволяеттакже проследить изменение содержимого заданной ячейки или изменение результатов выполнения определеннойкоманды Для этого при подготовке ЗОкод адреса этой ячейки (или код команды) записывается в блок 6 и устанавливается код адреса соответствующей группы входов переключателя 25блока 10,35При этом разрешается последовательный режим записи в регистр 9, а импульсы записи в этот регистр и в блок 6 формируются только при совпа, 40 дении кода на группе 2 входов устрой ства. с заданным. кодом признака (кодом адреса или команды).Режим построения гистограмм,Блок 16 устанавливает сигналы, по которым включается вторая групПа входов мультиплексоров Ь и первая группа входов мультиплексора 5 При этом через мультиплексор 4 подключа,ются в блок 6 разрядные выходы сцетт чика 8 и группа 2 входов устройстваЗатем Формируются сигналы "Сброс" и "Пуск", По сигналу "Пуск" вклюца ются проверяемый блок и блок 12 синхронизации устройства5 Режим автоматическоно контроля 55 работоспособности по гистограмме состояний При подготовке этого ре,жима в блок 6 записываются числа 7 12равные частоте появления на выбранном интервале времени признаков , записанных при подготовке в блок 6,Счетчик 8 переводится в режим вы- читания Устройство работает так же, как в режиме построения гистограмм, но в процессе работы при совпадении кода на входах 2 с кодом признака одной из яцеек блока 6, записи со держимого этой ячейки в сцетчик 8, а адреса в регистр 9 , из содержимого 8 вычитается единицаЕсли контролируемый блок работает правильно, то по окончании времени выборки содержимое всех яцеек блока 6 должно быть равно нулю , в противном случае, т. е, если система функционирует неправильно и при этом час тота повторений одного или нескольких признаков исправной и неисправной систем не совпадают (что обычно спра ведливо для широкого класса систем) содержимое блока 6 отлично от нуля, Если один из признаков появляется чаще, цем это должно быть, то импульс с выхода счетчика 8 через блок 15 управления включает блок индикации до окончания времени выборки, При этом, как и в режиме подготовки, осуществляется поочередный опрос ячеек блока 6 и индикация их содержимого на экране блока 1 ч.Для проведения повторной записи состояний необходимо восстановить код задержки запуска и, код времени выборки вблоке 11 и счетчике 13, Реализация блока управления на основе микро- ЗВМ упрощает подготовку к работе и эксплуатацию устройства. Таким образом, предлагаемое устройство обеспечивает возможность записи последовательности состояний контролируемой системы в режимах с задержкой запуска (останова) относительно выбранного предварительно условия (признака), В отличие от устройства-прототипа, которое также может работать в этих режимах, предлагаемое устройство позволяет осуществлять запуск по одному из нескольких введенных заранее в блок памяти условий.или при реализации события, заключающегося в появлении любого из этих условий.Кроме того, изобретение в отличие от прототипа позволяет проводить селективную запись, т.е, запись только в моменты выполнения заданных усло 13 1032 вий (например, запись результатов выполнения определенной команды или запись содержимого выбранных для проверки ячеек при первом или последнем обращении к этим ячейкам, запись последовательности кодов, хранимых в опеределенной ячейке и т.д.), Контроль микропроцессорных систем с использованием перечисленных режимов позволяет уменьшить объем несущественных 10 для испытаний данных, записываемых в память контролирующего устройства, что позволяет полнее и точнее оценивать, поведение проверяемой системына больших временных интервалах, Таким 15 образом, предлагаемое устройство позволяет существенно ускорить и упростить процедуру контроля и диагностики цифровых систем.В значительной степени достижению 20 поставленной цели способствует реализация режимов построения и контроля гистограмм состояний.Предлагаемое техническое решение позволяет строить гистограммы с мак симальной разрешающей способностью (1 бит) для кодов любой разрядности при небольшом количестве ячеек блока памяти. В частности, для микро-ЭВМ может быть получена гистограмма с зо максимальной разрешающей способностью для всех команд (микрокоманд), так как количество их обычно невелико, хотя закодированы они числами большой разрядности. емкость блока памяти при 14этом оказывается вполне приемлемой:число ячеек должно быть не меньшеколичества команд, а разрядность зоныпривнака должна быть не меньше числаразрядов в коде команд. Дополнительные преимущества изобретения обусловлены тем, что при работе с ним ненужно проводить расчеты диапазона иразрешающей способности, а в процессеанализа не производится вычислениеадреса, что упрощает подготовку испытаний и уменьшает необходимое для испытания время,С помощью гистограммы состоянийможно оценить поведение автомата насущественно более длинной последовательности, чем с помощью таблиц,Достоверность оценки поведенияавтомата по гистограмме определяетсявыбором анализируемых состояний. Выбор дол.;ен. проводиться таким образом,чтобы любая неисправность, приводящая автомат к потере работоспособности, изменяла хотя бы один компонентгистограммы.Возможность записи последовательностей большой длины повышает вероятность обнаружения перемежающихсянеисправностейПредлагаемое устройство может при"меняться при работе с вероятностнымиавтоматами, а в сочетании с аналогоцифровыми преобразователями - .дляисследования статистических характеристик непрерывных процессов.