Устройство для испытания логичес-ких блоков

Союз Советских Социалистических Республик(22) Заявлено 25,12.79 (21) 2857608/18-24 6 06 Р 15/46 6 01 В 31/28 с присоединением заяекм йо Государственный комитет СССР но дедам изобретений и открытийДата опубликования описания 230 Ь 8171 Заяви г 54) УСТРОЙСТВ ДЛЯ ИСПЫТАНИЙ ЛОГИЧЕСКИХЛОКОВ ды триго с перго элего счетым входом ойствавие.аемому е тригетчик 1 енерае ч йствания,уе Функциональопределенияты,Поставлечто в устроческих блокдва элемент.са, память,25 я тем логиь достигает я испытаний ржащее триг вый счетчик тор, генера ная цствов, соИ, и Р.юадре-. коммут Изобретение относится к вычислительной технике и может быть использовано для испытаний логических блоков ЭВМи других электронных устройств,Известно устройство, содержащеегенератор, распределитель, блок адресации, группу сумматоров, элементы И, генератор случайных напряжений 1,Недостатки известного Устрнизкая точность и быстродейстНаиболее близким к предлагявляется устройство, содержащгер, два элемента И, первый садреса, память, коммутатор, гтор 2),Недостатком известного устроявляется невозможность определеобласти работоспособности испытмого блока.Цель изобретения - расширениеных возможностей за счетобласти устойчивой рабосинхроимпульсов ,причем выхо гера соединены соответственнвыми входами первого и второ ментов И, первый выход перво чика адреса соединен с первпамяти, блок питания, введены группа формирователей Случайных помех, второй счетчик адреса, группа сумматоров по модулю 2, группа суммирующих усилителей, элемент ИЛИ, элемен задержки, причем гзрвый вход устройства соединен с вторыми входами элементов И, выход первого элемента И соединен с первыми входами коммутатора и элемента ИЛИ и вторым входом памяти, выход которой соединен с первыми входами суммирующих усилителей,группы и первой группой выходов устройства, выход второго элемента И соединен с вторым входом коммутатора первым входом второго счетчика адреса и первыми входами формирователей случайных помех группы, вторые входы которых соединены с выходом генератора синхроимпульсов, вторым входом элемента ИЛИ и через элемент задержки - с первым выходом устройства, выход элемента ИЛИ соединен с входом первого счетчика адреса, второй выход которого соединен с входом триг 832565гера, второй вход устройства соединен с третьим входом коммутатора,первый выход которого соединен стретьими входами Формирователей случайных помех группы, выходы которыхи выходы блока питания через соответствующие суммирук цие усилители5Группы соединены с зторой группой выходов устройства, первая и ьтораягруппа входов устройства чеоез сум-,маторы по модулю две группы соединены с вторым выходом устройства, первый выход второго счетчика адресасоединен с четвертыми входами Фомирователей случайных помех группы,вторые выходы коммутатора и второгосчетчика адреса соединены соответственно с третьим входом памяти и входом генератора синхроимпульсов,Кроме того, каждый формировательслучайных помех содержит генератортактовых импульсов, генератор случай Оных чисел, коммутатор,.две памяти,региср реверсивный счетчик, группу элементов И, элемент НЕ, цифроаналоговый преобразователь, причемпервый вход Формирователя соединенс первыми входами памятей, вторыевходы которых соединены с третьимвходом формирователя, второй входкоторого соединен с первыми входамигенератора случайных чисел, коммутатора и Реверсивного счетчика, второйвход которого соединен с выходом генератора тактовых импульсов, выходгенератора случайных чисел соединенс вторым входом коммутатора, выходкоторого соединен с третьими входами памятей, выход первой памяти черезрегистр соединен с первыми входамиэлементов И группы, выход второйпамяти через последовательно соединенные реверсивный счетчик, элемент 4 ОНЕ и элементы И группы соединен свходами циФроаналогового преобразователя, выход которого соединен с выходом Формирователя, четвертый входкоторого соединен с третьим входомкоммутатора,На Фиг. 1 представлена блок-схемапредлагаемого устройства; на Фиг. 2то же Формирователя,Устройство содержит блок 1 управления, триггер 2, элементы И 3 и 4,элемент ИЛИ 5, счетчики б и 7 адреса,память 3, коммутатор 9, генератор 10синхроимпульсов, блок 11 питания,группа Формирователей 12 случайныхпомех, группа суммирующих усилителей 13, группа сумматоров 14 по моду-.лю два, испытуемый и эталонный блоки15 и 16,В качестве блока 1 может быть использована управляющая вычислительная машина.Формирователь 12 содержит генератор 7 случайных чисел, гейератор 18тактовых импульсов, коммутатор 19,памяти 20 и 21, регистр 22, реверсивный счетчик 23, элемент НЬ 24,группа элементов И 25, цифроаналоговый преобразователь 26,Устройство работает следующим обРазом.Сигнал начальной установки устанавливает триггер. 2 в единичное состояние, а счетчики б и 7 - в нулевое состояние.После этого по сигналам блока 1выполняется передача тестовых комбинаций в память 8 и данных о статистических характеристик случайныхпомех в Формирователи 12.Сигнал проходит через элемнт И 3и разрешает прохождение информациина коммутатор. 9. Кроме того, сигналпроходит через элемент ИЛИ 5, поступает в счетчик б и устанавливаетэтот счетчик в состояние 0001.С выхода счетчика б код адреса поступает в память 8 и разрешает записьинформации через коммутатор 9 в память 8, в ячейку с адресом 00 01.После этого передается вторая тестовая комбинация и т.д.Таким образом осуществляется запись в память 8 остальных тестовыхкомбинаций входных сигналоь, При передаче последней тестовой комбинациисинхроимпульс переводит счетчик б изсостояния 1111 в состояние 000.Информационное слово, пришедшее впамять 8, записывается в ячейку садресом 000. Единичный сигнал сосчетчика б поступает на триггер 2 иустанавливает его в нулевое состояние. Тем самым разрешается прохождение синхроимпульсов из блока 1 через элемент И 4 и запрещается ихпрохождение через элемент И 3.Сигнал через элемент И 4 поступает на коммутатор 9. Кроме того,синхроимпульа пост;пает на счетчик 7и переводит его в состояние 0001.Таким образом на формирователи 12поступает информационное слово, причем первый сегмент длиной 8 разрядовпоступает в первый Формирователь 12группы, второй сегмент поступает вовторой формирователь 12 и т.д.Адрес поступает в коммутатор 19и передается. в памяти 20 и 21, исегмент информационного слова, поступивший на формирователь передается в виде полусегментов в них,т,е. в память 20 поступают старшие3/2 разрядов, а в память 21 поступают младшие 8/2 разрядов сегмента.Запись последующих информационныхслов в формирователи 12 осуществляется так же, как запись первого инФормационного слова по возрастающимадресам. При передаче последнего инФормационного слова синхроимпульсчерез элемент И 4 переводит счетчик7 из состояния 1111 в состояние0000. Данные записываются в ячейки с адресом 000. Единичный сигнал со счетчика 7 поступает в генератор 10 и запускает его. На этомзаканчивается этап ввода исходныхданных и начинается этап испытаний,Тактовый импульс из генератора 10поступает через элемент ИЛИ 5 в счетчик 6 который переходит из состояния 00..00 в состояние 0001.При поступлении кода адреса н память8 осуществляется считывание информации из ячейки с адресом 0001.Считанная информация передается в (0суммирующие усилители 13 и на входыэталонного логического блока 16.Одновременно со считыванием тестовой комбинации из памяти 8 осуществляется Формирование случайных помех 15группой формирователей 12.Формирователь работает следующимобразом.При поступлении тактового импульса на лход генератора 17 последнийформирует код равновероятного двоичного числа. Кроме того, тактовый импульс поступает на коммутатор 19,разрешая прохождение кода с генератора 17 в памяти 20 и 21. В памяти 20хранятся коды длительностей ь импульсон помех, а в памяти 21 .хранятсякоды амплитуд А импульсов помех, записанные в соответствии с заданнойдвумерной функцией распределениявероятностей Р (А,ь), Код длительности импульса помехи из памяти 20поступает на вход реверсивного счетчика 23 и фиксируется н нем. Код амплитуды импульса помехи из памятипоступает н регистр 22. С выходарегистра 22 этот код проходит черезэлементы И 25 на преобразователь 26и преобразуется в соответствующеенапряжение. Напряжение на выходепреобразователя. 26 присутствует до 40тех пор, пока реверсивный счетчик23, работающий на вычитание, не установится в нулевое состояние импульсами, поступающими на его нходс выхода генератора 18. При этом на 45выходе реверсивного счетчика 23 вырабатывается единичный сигнал, дальнейший счет запрещается.На выходе элемента НЕ 24 формиРуется нулевой сигнал, запрещающийпрохождение сигналов через группуэлементов И 25; соответственно навыходе преобразователя 26 устанавливается напряжение равное нулю. Таким образом, формирователи 12 формируют прямоугольные импульсы помех сослучайными амплитудами и длительности, причем для .каждого из Формирователей амплитуда и длительность подчиняются заданному двумерному законураспределения вероятностей Р (А,) 60(.1=1,2. И+1),С фвыходовформирователей 12 импульсы помех поступают на суммирующиеусилители 13, на которые также поступаюг тестоные сигналы с выхода памя- б 5 ти 8 и напряжение с выхода блока 11.Суммирующие усилители 13 выполненына операционных усилителях и имеюткоэффициент передачи, ранный единице.Тестовые сигналы, искаженные помехами, и напряжение питания, сложенноес помехами, поступают с выходов суммирующих усилителей 13 на входы испытываемого блока 15. В результате испытываемый блок 15 обрабатывает входную информацию, искаженную помехами,и получает питание от источника, подверженного влиянию помех. Выходныесигналы испытываемого блока 15 и эталонного блока 16 поступают на перныеи вторые входы соответственно группы сумматоров 14 по модулю дна, которые выполняют сравнение выходных сигналов испытываемого блока 15 и эталонного блока 16. При несовпадениисигналов на каком-либо из выходовблокон 15 и 16 на выходе соответствующего сумматора 14 нырабатывается единичный сигнал.Устройство позволяет, оценить области устойчивой работы испытываемого блока 15 н условиях воздействияслучайных помех. Области устойчивойработы определяются по отношению камплитудам помех в виде ФункцийУ;(А, А(Юи 1) гп 4 югде А . максимальное нозмож 1 Юное значение амплитуды импульса помехи на1-ом информационномвходе,А(и,ь - максимальное возможное значение амплитуды импульса помехи навходе питания.При определении областей устойчивой работы система функционирует,следующим образом.Перед началом испытаний в память8 вводятся тестовые комбинации входных сигналов, а в формирователи 12случайных помех вводятся данные одвумерных функциях распределения вероятностей Р(А Г ), причем А 111,=14 А,Айь Азщ=А(н),щ =О. Таким образом, в первом цикле испытаний помехидействуют только на первый информационный входиспытываемого блока 15После записи данных в блок памятии Формирователя 12, (1=1,2,И+1)случайных помех начинается этап испытаний, Этот этап проводится в течение времени Т. Если за время Т незарегистрировано ни одного несовпадения выходных сигналов испытываемого блока 15 и эталонного блока 16,то для следующего этапа испытанийданные вводятся, исходя из соотношений А, щ=2 д А, А.щ==А(ни), щ =0Значение Аувеличивается до техпор, пока при значении Ане будут происходить сбои н работе испытываемого блока 15 н течение интервала времени Т. После этого задается