Устройство для дистанционного программного управления сигнализацией и электроприводными механизмами

,8)етельство к СССР1982.СР1984,С 19/16,ельство Г 19/08, Изобретение относит автоматики и может быт в автоматизированных с ления машинами, механи к системам зованоуправигналиисп стема мами,зациеи, п Целью ние бысточными линия и т.д.ется повыше зобретени одеиствия у 1 предста устройстванальтруктурная схема по ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ ЛИСТА 1 П 111 ОППОГОПРОГРАИМНОГО УПРАВЛГИИЯ ГИГНАЛИЗАЦ 1 П.РИ ЭЛЕКТРОПРИВОД 1%1 И ИГХА 11 ИЭ 11 АИИ(57) Изобретение относится к системам автоматики и может применятьсяв схемах автоматического управлениямашинами, механизмами, поточно-транспортными системами, сигнализациейконвейерными линиями и т.д. Изобретение позволяет повысить быстродействиеустройства. Устройство содержит блоксогласования, блок коммутации, вычислительный блок, блок оперативной памяти, генератор, блок программ, блоквыбора механизма. В блок коммутации введены ячейки памяти и элементы И, а в вычислительный блок - элементыИсключающее ИЛИ, элементы И-ИЛИ и элементы ИЛИ-И. Введение в блок коммутации двух ячеек памяти позволяет запи-, сывать два результата промежуточных вы-численик булевых функций без обращения к блоку оперативной памяти,а также запоминать значения входных переменных и пе-, ременных, считанных из блока оперативной памяти, при необходимости многократного их использования без дополнительного обращения соответственно к блоку согласования или блоку оперативнойпамяти, что приводит к сокращению числа тактов, т.к. к повышению быстродействия устройства. Введение в вычисли- тельный блок элемента ИсключающееИЛИ, элементов И-ИЛИ и элементов ИЛИ-Иф позволяет на одном такте работы уст- ( ройства вычислять любые булевые функции, состояпие из трех переменных, что позволяет сократить число тактов,Ффффф т.е. повысить быстродействие, а также упростить устройство за счет сокраще- Ф ния командных шин в блоке программ. СЛ 7 ил М согласования, вариант; на дуг.3 -структурная схема блока выбора механизма; на фиг, 4 - структурнаясхема блока оперативной памяти 41,вариант; на фиг. 5 - структурнаясхема блока программ; на фиг. 6 -структурная схема генератора исов, один из вариантов; на фиг.временная диаграмма выходных имсов генератора импульсов.1652964 Выход 1 Составитель А, ИсправниковаТехред Л,Олийнык Корректор Н. Реп Реда Ори овска Заказ 218ВНИИПИ Го ственного 113035,Производственно в издательск комбинат "Патент", г. Ужгород, ул, Гагарина, 10 Ж/ход УЛЮ/ЮО 77дыход ГГсиюроикпульсы) Тираж 48 омитета п осква Ж Подписноеизобретениям и открытиям при ГК 1 П ССРаушская наб., д. 4/5Устройство состоит из входного блока 1, входы которого подключены к первичным датчикам (не показаны), а выход связан с блоком коммутации 2, содержащим дешифратор 3, элементы И 4, 5, 6, ИЛИ 7, ячейки памяти 8 и 9, элементы И 10 и 11, дешифратор 12, элементы И 13, 14, 15, ИЛИ 16, ячейку памяти 17, элемент И 18, дешифратор 19, элементы И 20, 21, 22, ячейку памяти 23 и элементы И 24, ИЛИ 25; вычислительного блока 26, содержащего элементы Исключающее ИЛИ 27-29, элемент ИЛИ 30, элемент И 31, элементы И-ИЛИ 32-34, элементы ИЛИ-И 35-37, элемент И-ИЛИ 38 и дешифратор 39, блока выбора 40 механизма, блока 41 оперативной памяти, генератора импульсов 42, синхронизирующего работу устройства, и бпока программ 43. Сим 20 волами С 1 С 16, С 1-1 С 1-1, С 2-1 С 2-п, С 3-1 СЗ-п, С 4-1 С 4-1 с обозначены командные шины, по которым поступают соответствующие коман- ды, Формируемые блоком программ 43 для управления устройством; символами а 1, а 2, аЗах обозначены сигналы, поступающие от первичных датчиков на входы входного блока 1.Входной блок 1 (Фиг. 2) состоит из стандартных элементов согласования 44(например элементов Исерии "Ло- гика И", на вход которых поступают сигналы от первичных датчиков, с выхода снимаются унифицированные сигналы, 35 соответствующие логическим сигналам "0" и "1"), элементов считывания 45, в качестве которых можно применять двухвходовые элементы И, элемента ИЛИ 46 обьединяющего по выходу все 40 элементы считывания 45, и дешифратора 47, управляющего элементами считывания 45 по командам СС 1-1, поступающим из программного блока,Блок выбора 40 механизма (Фиг,З) состоит из дешифратора 48, элементов И 49, элементов памяти 50, усилителей 51.Блок 41 оперативной памяти (Фиг. 4) состоит из ячеек памяти 52, дешиАра тора 53, элементов И 54, дешифратора 55, элементов И 56, элемента ИЛИ 57.Блок программ 43 (Фиг. 5) состоит из счетчика импульсов 58, элементов памяти 59 и дешифратора 60.Генератор импульсов 42 (Фиг, 6) состоит из мультивибратора 61 счетных триггеров 62, инвертора 63 иэлемсн тов . И 64 .Из структурнои схемы входногоблока 1 видно, что для опроса имеющихся первичных датчиков нужно определенное количество команд С 1-1 С 1-1,причем количество комацд определяется по ФормулеЯ = 1 о 8 п,где И - количество команд, поступающих на входы дешифратора изпрограммного блока и необходимых для опроса первичныхдатчиков, подключенных квходному блоку;и - количество первичных датчийков, подключенных к входномублоку.Блок 41 оперативной памяти имеет информационный вход, на который с выхода вычислительного блока 26 поступают результаты промежуточных вычислений функций булевых переменных, необходимых дпя, дальнейших вычислений; синХровход, на который с выхода генератора импульсов 42 поступают синхроимпульсы, необходимые для надежной записи информации в ячейки памяти 52; входы, на которые из блока 43 поступают команды записи и считывания, необходимые для выбора конкретной ячейки памяти, в которую необходимо записать информацию или произвести считывание информации.С выхода блока 41 оперативной памяти считанная из какой-либо ячейки памяти 52 информация поступает на вход блока коммутации 2, где используется для дальнейших вьгчислений.Дня записи информации в какую-либо ячейку памяти 52 (Фиг. 4) на вход дешифратора 53 необходимо подать соответствующие команды из блока 43, При этом активизируется один из выходов дешифратора 53 и сигнал логической "1" с его выхода поступит на вход конкретного элемента И 54, на выходе которого, по совпадению сигнала с дешифратора 53 с синхроимпульсом, поступившим с выхода генератора 42, появится сигнал разрешения записи в ячейку памяти 52. Таким образом, информация, поступившая на вход блока оперативной памяти, запишется в конкретную ячейку памяти 52.При считывании информации из ячейки памяти 52 на вход дешифратора 55 необходимо подать соответствующиекоманды из программного блока 43,При этом сигнал логической единицыс .соответствующего выхода дешиАряторя 55 поступит на вход элемента И 56,ф 5й на его выходе появится сигнал, соответствующий инАормации, записаннойв ячейку памяти 52, которая подключена к его второму входу,Таким образом, ин 1 ормация из ячейки памяти 52 считывается через элемент И 56 и поступает на вход элемента ИЛИ 57, выход которого являетсявыходом блока 4 оперативной памяти.Количество команд записи зависитот необходимого количества ячеекпамяти в блоке оперативной памятии определяется по формуле11 - 1 од и20где У - количество команд записи,оступающих на вход дешиАратора 55 блока оперативной.памяти 41 из программного блока 43;и - количество ячеек памяти воблоке оперативной памяти.Количество команд считывания определяется аналогично командам записи, 30Структурная схема одного из вариантов блока программ приведена впрототипе (авт.свид, СССР Р 1257614,кл. С 05 В 19/08) изобретения,Па Лиг. 5 приведен другой вариантструктурной схемы блока программы 43,построенной на стандартных ЛПЗУ(например, серии 155 РЕЗ).Па вход блока программ 43 поступают тактовые импульсы с выхода генератора импульсов 42, а на выходе,на командных шинах, в соответствующиемоменты времени (согласно записаннойв ППЗУ программе) появляются командыуправления. 45Команды С 1-010 с выхода блокапрограмм 43 поступают на вход блокакоммутации 2, команды С 11-С 16 поступают на вход вычислительного блока26, команды С 1-101-1 - на вход 50блока 1, команды С 2-1;.С 2-п, С 3-1..СЗ-и - на вход блока 41 оперативной памяти, а команды С 4-1 С 4-1 -на вход блока 40,Количество команд, поступающих55на входы блока 1, блока 42 и блока41 оперативной памяти, зависит отколичества необходимых входов, выходов и ячеек памяти. На вход счетчика импульсов 58 по-.ступают тактовые импульсы с выходагенератора импульсов. Выходы счетчика импульсов 58 подключены соответст-венно к входам элементов памяти 59и к входам дешияратора 60,С выходов дешийратора 60 на входыэлементов памяти 59 поступают сигналы"Разрешение считывания", а по сигналам с выхода счетчика импульсов 58,поступаю 1 им на входы элементов памяти59, происходит последовательная выборка элементов памяти, в которыезаписана программа работы устройства.Генератор импульсов 42 выдает двесерии импульсов, сдвинутых одна относительно другой. Первая серия тактовых импульсов поступает в программныйблок 43, и наих основе Формируютсякоманды управления, а вторая сериясинхроимпульсов поступает на блок 4 1оперативной памяти вместе с командами записи через элеменгы И 54 на синхровходы ячеек памяти 52, что обеспечивает окончание импульсов записи вячейки памяти 52 до окончания импульсов, несущих информацию. В качестветакого генератора можно использовать,например, микросхему серии 580 Г(ь 24или представленный на Аиг. б.Блок выбора 40 механизма имеетинАормационньш вход, на который с выхода вычислительного блока 26 поступают результаты вычислений Аункций булевых переменных, являющиеся командами управления для электроприводныхмеханизмов и элементов сигнализации;синхровход, на который с выхода генератора импульсов 42 поступают синхроимпульсы, необходимые для надежнойзаписи инйормации в элементы памятиблока 40; входы записи, на которыеиз программного блока 43 поступаюткоманды, неоГходимые для выбора конкретного элемента памяти в блоке 40,в которую записывается результатвычисления ьункции Гулевых переменных, причем количество команд зависитот количества элементов памяти в блоке 40, т.е. от количества выходов и,соответственно, элементов сигнализации и электроприводных механизмов,к ним подключенных,Таким образом, в блоке выбора 40механизма на вход дешиФратора 48 поступают команды из программного блока 43, в зависимости от которых активизируется один из выходов деши 4 ра 1652964 8), и по совпадению сигнала логической "1" и синхроимпульса на выходе одного из элементов 49 (двухвходояого элемента И) появляется импульс разре 5 шения записи информации в один из элементов памяти 50 (триггер).С выхода элемента памяти 50 информация через усилитель 51 поступит на10 один из выходов выходного блока и далее на конкретный электроприводной механизм или элемент индикации.На одном такте вычислительный блок 26 может вычислить одну из логи 15 ческих функций;А 1 А 2 АЗ; А 1 А 2 АЗ; А 1 А 2 АЗ; А 1 А 2 АЗ; А 1 Л 2 АЗ; А 1 А 2 АЗ; А 1 А 2" АЗ; А 1 А 2 АЗ; А 1 + А 2 + АЗ; А 1 + + А 2 + АЗ; А 1 + А 2 + АЗ; А 1 + А 2 + + АЗ; А 1 + А 2 + АЗ; А 1 + А 2 + АЗ; А 1 + А 2 + АЗ; А 1А 2 + А 3; А 1 А 2 + АЗ; А 1 А 2 + АЗ; А 1 А 2 + АЗ; А 1 А 2 + АЗ; А 1 А 2 + АЗ; А 1 А 2 + АЗ; А 1 А 2 + АЗ А 1 А 2 + АЗ; А 1 АЗ + А 2; А 1 АЗ + А 2; А 1 АЗ + А 2; А 1 АЗ + А 2; А 1 АЗ + А 2; А 1 АЗ + А 2; А 1 АЗ + А 2; А 1 АЗ + А 2; А 1 + А 2 АЗ; А 1 + А 2 АЗ; А 1 + А 2 АЗ; А 1 + А 2.АЗ; А 1 + А 2 АЗ; А 1 + А 2 АЗ; А 1 + А 2 АЗ; А 1 + А 2 АЗ; А 1 (А 2 + АЗ); А 1 (А 2 + АЗ) А 1 (А 2 + АЗ);А 1 (А 2 + + АЗ); А 1(А 2 + АЗ); А 1(А 2 + АЗ); А 1 (А 2 + АЗ); А 1(А 2 + АЗ); А 2(А 1 + + АЗ); А 2 (А 1 + АЗ); А 2(А 1 + АЗ А 2 (А 1 ф АЗ); АЕ (А 1 + АЗ); А 2 (А 1 + + АЗ); А 2 (А 1 + АЗ)А 2 (А 1 + АЗ); АЗ (А 1 + А 2); АЗ (А 1 + А 2)АЗ (А 1 + + А 2) э АЗ (А 1 + А 2)АЗ(А 1 + А 2) ь АЗ (А 1 + А 2) ", АЗ (А 1 + А 2); АЗ (А 1 + + А 2)где А 1, А 2, АЗ - переменные булевых функций, поступающие на входы вычислительного блока; А есть инверсия А,Принцип действия предлагаемого устройства рассмотрим на примере работы электропривода механизма в зависимости от результата вычисления функции (а 1 + а 4) а 5 (а 1 + а 2) + аЗа 5.Будем считать, что переменные а 1, а 2, аЗ обозначают сигналы, поступающие50 на вход устройства от первичных датчиков, переменная а 4 обозначает переменную, которая была вычислена ранее и записана в ячейку памяти блока 41 оперативной памяти, а переменная а 5, вычисленная ранее, записана в ячейку памяти 8 блока коммутации 2.Дпя пояснения процесса вычисления прелложенной в примере Функции (а 1 ++ а 4) а 5 (а 1 + а 2) + аЗа 5 необходи) мо иметь возможность опрашивать три первичных датчика, что и предусмотрено наличием команд С 1-1 и С 1-2, поступающих во входной блок из программного блока, причем условимся, что по командам С 1-1 = "1", С 1-2 : 11 у опрашивается первый датчик, и на выход входного блока поступает переменная а 1, по командам С 1-1 = "0", С 1-2 = = "1" на выход вхоцного блока поступает переменная а 2, по командам С 1-1 = = "1", С 1-2 = "1" на выход входного блока поступает переменная аЗ.Дпя считывания информации из блока оперативной памяти предусмотрена команда С 3-1, а для записи информации в блок оперативной памяти предусмотрена команда С 2-1, причем условимся, что по команде СЗ= "1" на выход блока оперативной памяти поступает информация из ячейки, в которой была записана переменная а 4, а по команде С 2-1 = "1" в эту ячейку памяти записывается информация, поступащая на вход блока оперативной памяти с выхода вычислительного блока.Условимся, что на дешифраторах 3, 12 и 19 активизируются верхние выходы нри наличии на входах сочетания сигналов "1", "О", средние выходы - при сочетании на входах сигналов ига ииО, 1 и нижние выходы при сочетании на входах сигналов 1 "1"9 у а на дешифраторе 39 активизируется верхний .выход при сочетании сигналов на входах "0", "О", "0", второй выход - при сочетании сигналов на входах "1". "0", "0", третий выход - при сочетании сигналов на входах Ил 1 и 11 И 1О, 1, О, четвертый выход - при ссчетании сигналов на входах 11", "1" пан20 , пятый выход - при сочетании сигналов на входах "0", "0", "1", шестой выход - при сочетании сигналов на входах "1", "О", "1", седьмой выход - при сочетании сигналов на входе "О", "1", "1" и восьмой выход - при сочетании сигналов на входе "1",р 1Дпя записи информации в выходной блок 40 предусмотрена команда Г 4-1, На фиг. 1 показано только то количество команд (С 1 С 16, Г 1-1, Г 1-2, С 3-1, Г 4-1), которое необходимо для вычислений приведенной в качестве примера функции (а 1 + а 4) а 5 (а 1 + + А 2) + аЗа.5Па первом такте работы устройства на выходе программного блока 43, на ко 1 яандных шинах С 5, С 1-1, С 7, С 8, С 3-1, С 9, С 10, С 12, С 13, 015, С 16, С 2, СЗ появляются единичные команды соответственно, обеспечивающие подачу сигнала а 5, записанного в ячейке памяти 8 блока коммутации 2, через элементы И 5 и ШП 1 7 на верхний по схеме (Аиг. 1) вход вычислительного блока 26, входного сигнала а 1 из входного блока 1 через элементы И 14, ИЛИ 16 блока коммутации 2 на вход вычислительного блока 26 (средний по схеме15 Фиг. 1), сигнала а 4 из блока 41 оперативной памяти на вход блока коммутации 2 и через элементы И 21 и ИЛИ 25 на (нижний по схеме фиг. 1) вход вычислительного блока 26, где по командам С 12 и С 13 переменные а 1 и а 4 инвертируются и вместе с переменной а 5 поступают на входы элементов ИЛИ 30, И 31, И-ИЛ 1 32, И-ИЛИ ЗЗ, И-ИЛИ 34, ИЛИ-И 35, ИЛИ-И ЗГ, ИЛИ-И 37, на выходах которых появляются результаты вычисления функий соответственно а 1 + а 4 + а 5, а 1 а 4 а 5, а 5а 1 + а 4 а 5 + а 1 а 4, а 5а 4 + а 1, (а 5 + А 1)а 4, (а 1 + а 4) а 5, (а 5 + а 4) а 1.По командам С 15 и 016 результат30 вычисления функции (а 1 + а 4) а 5 с выхода элемента ИЛИ-И 36 через элемент И-ИЛИ 38 поступит на выход вьг числительного блока 26 и по инАормационным шинам на входы ячеек памяти 8 35 и 9.1За счет сигнала с выхода элемента И 11, сформированного по команде С 2 и поступившего на синхровход ячейки 40 памяти 9, результат вычисления Аункции (а 1 + а 4) а 5 запишется в эту ячейку памяти..Одновременно с вычислением функции (а 1 + а 4) а 5 переменная а 1, поступив шая из входного блока 1 в блок коммутации 2, за счет сигнала с выхода элемента И 18, сАормированного по команде СЗ. запишется в ячейку памяти 17.На втором такте на выходе програм" 50 много блока 43, на командных шинах С 5, Сб, С 8, С 1-2, С 9, С 13, С 15, С 16, С 2-1 появятся единичные команды, соответственно обеспечивающие подачу результата вычисления Функции (а 1 + + а 4)а 5 из ячейки памяти 9 через элементы И 6 и ИЛИ 7 на (верхний по схеме фиг, 1) вход вычислительного блока 2 Г; сигнала а 1, записанного на первом такте в ячейку памяти 17, че-,рез элементы И 15 и ИЛИ 16 на (средний по схеме Фиг. ) вход вычислительного блока 26, входного сигналаа 2 из входного блока 1 через элементы И 20 и ИЛИ 25 на (нижний по схемеАиг. 1) вход вычислительного блока26,.где по команде С 13 переменная а 2инвертируется.По командам С 15, С 16 результатвычисления Аункции .(а 1 + а 4) а 5 (а 1 + а 2) .с выхода элемента ИЛИ-И 36 через элемент И-ИЛИ 38 поступит на выход вычислительного блока и по информационнойшине на вход блока 41 оперативной памяти.По команде С 2-1 результат вычисления Аункции (а 1 + а 4)а 5(а 1 + а 2) запишется в ячейку памяти блока оперативной памяти, причем в ту, в которую ранее была записана переменнаяа 4, так как для дальнейших вычислений она больше не нужна.На третьем такте на выходе программного блока 43, на командных шинахСЗ, С 9, С 10, С 1-1, С 1-2, С 7, С 8,С 5, С 11, С 15, С 4-1 появятся единичные команды, обеспечивающие подачурезультата вычисления функции (а 1 ++ а 4)а 5(а 1 + а 2) из блока оперативной памяти через элементы И 21 иИПИ 25 (на нижний по Аиг1) входвычислительного блока; входного сигнала аЗ из входного блока 1 черезэлементы И 14 и ИЛИ 16 на (среднийпо схеме Аиг. 1) вход вычислительного блока; сигнала а 5 из триггерапамяти 8 чеоез элементы И 5 и ИЛИ 7на (верхний по схеме Аиг, 1) входвычислительного блока 26, где покоманде С 11 инвертируется,Полученный по команде С 15 на выходе вычислительного блока 26 результат вычисления Аункции (а 1 +а 4)а 5(а 1 ++ а 2) + аЗа 5 по команде С 4-1 и синхроимпульсу запишется в элемент 50памяти выходного блока 40 и далеечерез усилитель (не показан) поступитна электроприводной механизм (не показан).Как видно из приведенного примера,введение в блок коммутации 2 дополнительно третьей и четвертой ячеек памяти 17, 23 с соответствующими связями, а в вычислительный блок 26 элемента Исключающее 311 И 28, четырех элементов И-ИЛИ 32. 33. 34. 38, трех элементов ИЛИ-И 35, 36, 37 и соответствующих связей позволяет вычислить пред"ложенную Аункцию за три такта, так как появляется возможность одновременно на одном такте подавать значения трех переменных на входы вычислительного блока, например первую переменную из 5 входного блока, вторую переменную из блока оперативной памяти, а третью из одного из триггеров памяти блока коммутации (в устройстве-прототипе на вычисление этой же Функции требо валось бы семь тактов).Уменьшение числа тактов позволяет повысить быстродействие устройства,Введение в вычислительный блок 26 элемента Исключающее ИЛИ 28, элемен тов И-ИЛИ 32, 33, 34, 38 и элементов ИЛИ-И 35, Зб, 37 позволяет на одном такте работы устройства вычислять любые булевые Аункции, состоящие из трех переменных, что позволяет со кратить число тактов, т.е. повысить быстродействие, а также упростить устройство за счет сокращения командных шин в блоке программ 43.Технико-экономический эАФект устройства по сравнению с прототипом заключается в том, что повышение быстродействия устройства позволяет сократить время между моментом изменения состояния входных датчиков и реакцией на эти изменения электроприводных механизмов в технологических линиях, что, в свою очередь, позволяет с большей точностью выдерживать заданные технологические режимы, например, в поточно-транспортных системах. формула изобретения40Устройство для дистанционного программного управления сигнализацией и электроприводньми механизмами, содержащее блоки согласования и выбора механизма, блок оперативной памяти, блок программ, генератор импульсов, блок коммутации, состоящий из трех дешифраторов, трех элементов ИЛИ, двух ячеек памяти и девяти элементов И, причем первые входы первого, второго, третьего элементов И соединены с соответствуюшими выходами перного дешийратора, выходы первого, второго, третьего элементов И подключены ко входам первого элемента ИЛИ, первые входы четвертого, пято 55 го и шестого элементов И соединены с соответствующими выходами второго дешифратора, выходы четвертого, пятого и шестого элементов И подключены к входам второго элемента ИЛИ, первые входы седьмого, восьмого и девятого элементов И соединены с соответствующими выходами третьего дешиЬ- ратора, выходы сепьмого, восьмого и девятого элементов И подключены к входам третьего элемента ИЛИ, вторые входы первого и восьмого элементов И соединены соответственно с прямыми выходами первой и второй ячеек памяти, вторые входы второго и девятого элементов И подключены к выходу блока оперативной памяти, второй вход седьмого элемента И соединен с выходом блока согласования, вычислительный блок, состоящий из двух элементов Исключающее ИЛИ, элемента И, элемента ИЛИ и дешифратора, первые входы элементов И и ИЛИ соединены с выходом первого элемента Исключающее ИЛИ, вторые входы элементов И и ИЛИ подключены к выходу второго элемента Исключающее ИЛИ, причем первые входы первого и второго элементов Исключающее ИЛИ соединены с выходами первого и третьего элементов ИЛИ блока коммутации соответственно, выход вычислительного блока подключен к информационным входам блока оперативной памяти, блока выбора механизма и первой ячейки памяти, вход блока программ соединен с тактовым выходом генератора импульсов, первая группа входов блока согласования является входами устройства, вторая группа входов блока согласования подключена к выходам опроса датчиков блока программ, входы записи и считывания блока оперативной памяти соединены с группой входов записи и группой выходов считывания блока программ, выход записи блока программ подключен ко входу записи блока выбора механизма, выходы которого являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в блок коммутации введены третья и четвертая ячейки памяти и четыре элемента И, причем входы разрешения записи с первой по четвертую ячеек памяти подключены к выходам с десятого по тринадцатый элементов И соответственно, инАормационные входы второй, третьей и четвертой ячеек памяти соединены с выходами вычислительного блока, блока согласования и блока оперативной памяти соответственно, первые входи с десятого по три 1652964надпатый элементов И соединены и под"кпючены к синхровходам блока оператпвной памяти, блока выбора механизма ик синхровыходу генератора импульсов;вторые входы е десятого по тринадцатыйэлементов И и входы первого, второгои третьего дешиФраторов соединены спервой группой командных выходов блокапрограмм, в вычислительный блок введе- Оны третий элемент Исключающее ИЛИ,четыре элемента И-ИЛИ, три элементаИЛИ-И, причем первый вход третьегоэлемента Исключающее ИЛИ подключенк выходу второго элемента ИЛИ блокакоммутации, первые входы первого,второго и третьего элементов И-ИЛИи элементов ИЛИ-И соединены с выходомпервого элемента Исключающее ИЛИ, их вторые Входы подключены к выходувторого элемента Исключающее 11 ЛИ, а ихтретьи входы соединены с третьими входами элементов Ш 1 И и И и подключенык выходу третьего элемента Исклю сающее ИЛИ, первая группа входов четвертого элемента И-ИЛИ соединена с выходами элементов ЮП 1, И, первого, второго, третьего элементов И-ИЛИ и элементов ИЛИ-И, вторая группа входовчетвертого элемента И-ИЛИ соединенас выходами дешифратора, выход четвертого элемента И-ИЛИ является выходомвычислительного блока, вторые входыэлементов Исключающее ИЛИ и входыдешийратора подключечы ко второй группе командных выходов блока программ,