Устройство для сопряжения двух эвм

1644150 г.7 ооооооб оооо Огаааао Мо Ю 777 бб Ю 0760000 о Я 6 У 077/77777 фарта памятиОуаей ЗВЮФи 777 777 бгарта ащалибес 7 аюай МИ 2 Составитель С. ПестмаТехред Л. Сердокова Редактор Е.Папп КорректорА Обруч Подписное изобретениям и открытиям при ГКНТ СССг5, Раушская наб., д. 4/5 оизводственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101 каз 1241 Тираж 4 НИИПИ Государственного к 113035, Мподпрограмм передачи информации изведущей ЭВМ в ведомую ЗВМ и обратно.. Устройство для сопряжения; предназначенное для контроля памяти ведо 5мой ЭВМ, входит в систему, котораясодержит (фиг. 1) ведущую вычислительную машину 1содержащую в своем составе память 2, процессор 3,управляющую магистраль 4 и информационную магистраль 5 образующие общую магистраль 6; ведомую вычислительную машину (ЭВМ) 7, содержащую всвоем составе память 8, процессор 9,подключенные к общей магистрали 10,которая состоит из управляющей магистрали 11 и информационной магистрали 12,Устройство 13 для.сопряжения содержит вход-выход 14, вход-выход 15, 20блок 16 шинных формирователей, блок17 дешифрации команд, блок 18 поразрядного сравнения адреса, регистр 19значащих разрядов, первый регистр 20адреса, второй регистр 21 адреса, 25блок 22 коммутации управляющих сигналов, блок 23 коммутации адреса,дешифратор 24 режима, дешифратор 25адреса, вход-выход 26, вход-выход 27,Блок 18 поразрядного сравнения адреса (фиг. 2) содержит элементыИ-НЕ 28 и 29, элемент И-ИЛИ-НЕ 30для одного разряда, Аналогично построена схема для всех шестнадцатиразрядов. На фиг. 2 обозначены также входы 31,32 и выход 33 блока.Регистр 19 значащих разрядов содержит (фиг. 3) шестнадцать триггеров 34-49 (36-47 не показаны) (коли"чество триггеров зависит от количества разрядов адреса ведущей и ведомой ЭВМ), вход 50 и выход 51.Блок 23 коммутации адреса (фиг,4)содержит элементы И-НЕ 52 и 53, элемент И-ИЛИ-НЕ 54, шинный формирователь 55. В блоке содержится четырешинных формирователя, входы 56-60,вход и в.ыход 61Дешифратор 24 режима (фиг. 5) содержит элементы И-НЕ 62-67 входы 6850и 69, выход 70, вход 71.Блок 22 коммутации управляющихсигналов (фиг, 6) содержит вход-выход 72, выход 73, вход-выход 74, вы-ходы 75-77, шинные формирователи 7881, элементы И-НЕ 82-86.55 Блок 16 шинных формирователей(фиг. 7) содержит вход-выход 87, вы ход 88, входы 89 и 90 шинные формирователи 91-94, элемент И"НЕ 95,Блок дешифрации команд 17 представляет собой серийно выпускаемую ИМС К 1801 ВП 1-33 КО.348.570-03 ТУ, изготовленную по и-канальной МОП-технологии и в 42 выводном керамическом корпусе типа 429.42-5, работающую в режиме контроллера интерфейса параллельного ввода-вывода.Второй регистр 21 адреса представляет собой серийно выпускаемую ИМС К 1801 ВП 1-34. ЕКО.З 48-570-03 ТУ, изготовлймную по и-канальной МОП-технологии в 42 выводном керамическом корпусе типа 429,42-5.Работу устройства иллюстрируют подпрограммы "окно 1", "окно 2", позволяющие передать информацию из "окна" в карте памяти ведущей ЭВМ 1 в 1 окно", находящееся в карте памяти ведомой ЭВМ 7 и обратно с использованием буФерной области в карте памяти ведущей ЭВМ 1; При этом область памяти "окна" в карте памяти ведущей ЭВМ 1 должна быть отключена.Определим входные параметры для подпрограмм "окно 1.", "окно 2" (фиг, 8)гадрес первого регистра адреса 20 = 167742адрес второго регистра адреса 21 = 167744;адрес нижней границы "окна" в карте памяти ЗВМ 1 = 20000;адрес верхней границы "окна" в карте памяти ЭВМ 1 = 37776;адрес нижней границы буферной области в карте памяти ЭВМ 1 = 60000;адрес нижней границы "окна" в карте памяти ЭВМ 7 = 120000;Устройство работает следующим образом. В результате работы одной иэ подпрограмм "окно 1" или "окно 2" ведущей ЭВМ 1, в первый регистр 20 ад реса записывают нижннио границу окна" в карте памяти ведущей ЭВМ 1, затем записывают во второй регистр 21 адреса верхнюю границу "окна" в карте памяти ведущей ЭВМ 1. В устройстве 13 верхняя и нижняя границы "окна" сравниваются в блоке 18 поразрядного сравнения адреса и результат сравнения з аписывае тся в ре гистр 19 значащих разрядов. Во второй регистр 21 адреса записывают нижнюю0 б да 76 дешифратора 25 адреса поступает активный сигнална.вход блока 22 коммутации управляющих сигналов, который по этому сигналу открывается и пропускает сигнал ответа СИП) из ведомой ЗВМ 7 в ведущую ЭВМ 1. Следующие две команды производят поверку на выход из области "окна" в карте памяти ведущей ЭВМ 1.Блок 23 коммутации адреса пропускает поразрядно информацию на вход- выход 27 устройства 13, либо иэ блока 16 шинных формирователей, либо из второго регистра 21 адреса в зависимости от кода, который хранится в регистре 19 значащих разрядов, при условии, что сигнал "Вывод" установлен центральньпк процессором 3 ведущей ЭВМ .1,(фиг. 1) в неактивное состояние. Если центральный процессор 3 ведущей ЭВМ 1 устанавливает сигнал "Вывод" в активное состояние, то блок 23 коммутации адреса будет пропускать информацию с входа-выхода 15 устройства 13 через блок 16 шинных формирователей, независимо от содержимого регистра 19 значащих разрядов, Такимобразом, предлагаемое устройство передает информацию (данные), с входавыхода 15 устройства на вход-выход 27устройства, При этом дешифратор 24 режима выдает сигналы в блок 23 коммутации адреса, в блок 16 шинных формирователей и в блок 22 коммутации управляющих сигналов, устанавливая темсамым приемопередатчики в этих блокахв следующие состояния: в блоке 16 шинных формирователей на передачу информации с входа-выхода 5 в блок 23 коммутации адреса и со входа-выхода 61 ВЕ 0 ЬООР 1КТЯ РСПо первой команде записываают адрес нижней границы "окна" в карте памяти ведущей ЭВМ 1 в первый регистр 40 20 адреса. По второй команде эаписывают адрес верхней границЫ "окна" в карте памяти ведущей ЭВМ 1 во второй регистр 21 адреса. При записи адреса верхней границы нокна в карте памя ти ведущей ЗВМ 1 во второй регистр 21 адреса происходит поразрядное сравнение адресов верхней и нижней границ "окна" в карте памяти ведущей ЭВМ 1 в блоке 18 поразрядного сравнения адреса и результат поразрядного сравнения записывается в регистр 19 значащих разрядов.По следующей команде подпрограммы "окно 1" происходит запись адре 55 са нижней границы "окна" в карте памяти ведомой ЭВМ 7 во второй регистр 21 адреса. Если обращаются к области "окна" ведомой ЭВМ 7, то с выхоэтого блока на вход"выход 27 устройства 13.Передавая содержимое ячеек буферной области (60000-77776) с нижней границей 60000 в область "окна" в карте памяти ведущей ЭВМ 1 через устройство 13, происходит передача содержимого ячеек буферной области в режиме прямого доступа в память ведомой ЭВМ 7. Подпрограмма "окно 2" передачи содержимого области "окна" в карте памяти ведомой ЭВМ 7 в буферную область в карте памяти ЭВМ 1, используя область "окна" в карте памяти ве. дущей ЭВМ 1, выглядит аналогично."Окно 2": МОЧ КО, КА 1МОЧ К 1, КА 2 5 164415ев нграницу окна в карте памяти ведомой ЭВМ 7.После записи указанной инфОрмации в регистры блок 18 поразрядного ,сравнения адреса и дешифратор 25 адреса анализируют принадлежность адресов ячеек, к которым обращаются, к адресному пространству области "окна" ведущей ЭВМ 1.Ведущая ЭВМ 1 устанавливает ведомую ЭВМ 7 в режим прямого доступа.МОЧ ф НС 01, КОМОЧ У ЧСО 1, К 1МОЧ 4 ИС 01, К 2 занесение входных 15МОЧ ф ИС 02, КЗ параметров в регистры общего назначенияИспользуя подпрограммы "окно 1" и "окно 2" можно оперативно изменять 20 границы и размеры области "окна" ведущей и ведомой ЭВМ путем занесения входных параметров в регистры общего назначения."Окно 1"; МОЧ КО, КА 1 25МОЧ К 1, КА 2МОЧ КЗ, КАЗЬООК 1 й МОЧ(К 2)+(КО)+; передача информации из"окна" в кар- ЗОте памяти ведущей ЭВМСМР КОК 1: ЭВМ 1 в область "окна"в карте памяти ведомой ЭВМ 725 МОЧ КЗ, КАЗЬООР 2:МОЧ(КО) +,(К 2)+СМР КО, К 1ВЕЯ ЬООР 2КЕЯ РСПри активном уровне сигнала "Вывод", который вырабатывается в управляющей магистрали 4, когда выполняется третий оператор подпрограммы 10 "окно 2", дешиФратор 24 режима вырабатывает управляющие сигналы, кото- рые переключают блок 23 коммутации адреса и блок 16 шинных формирователей так, что сигналы идут с входа выхода 27 на вход-выход 15, поступая на вход -выход 61 блока 23 коммутации адреса, выходят с выхода 59 этого блока и поступают на вход 90 блока 16 шинных формирователей, по том с входа-выхода 87 этого блока поступают на вход-выход 15 устройства 13. Таким образом организовано чтение данных из области памяти "окна" ведомой ЭВМ 7 и запись в буферную область в памяти ведущей ЭВМ 1.Блок 18 поразрядного .сравнения адреса (фиг. 2) работает следующим образом: на вход 31 подаются разря" ды, определяющие нижнюю границу области "окна" в карте памяти ведущей ЭВМ 1, по входу 32 подаются адресные разряды ведущей ЭВМ 1. Схема обеспечивает поразрядное сравнение поступающих на ее входы кодов и выдачу на выход 33 кода, определяющего результат поразрядного сравнения.Регистр 19 значащих разрядов (фиг, 3) работает следующим образом. С выхода 33 блока 18 поступает код 40 определяющий результат поразрядного сравнения в том разряде, где имеется негативный результат поразрядного сравнения - в триггеры этого и всех более младших разрядов записывается 45 логическая "1", а во все более старшие разряды, где результат поразрядного сравнения позитивный - записывается логический "0". Сформированный таким образом код подается с выхода 51 на вход дешифратора 25 адреса и хранится в триггерах 34-49, По входу 50 подаются сигналы, осуществляющие управление процессом записи и считыв ания информации.Блок 23 коммутации адреса (фиг. 4), позволяет в зависимости от кода, который хранится в регистре 19 значащих разрядов, получить на выходе код по следующей логике - если сигнал"Вывод" в ведущей ЭВМ 1 установлен внеактивное состояние, то в зависимости от содержимого регистра 19значащих разрядов в данном разрядена выходе блока 23 коммутации адресаполучают либо значение логическихсигналов, идущих на вход-выход 15без изменения, либо значение логического сигнала для данного разряда,записанного во второй регистр 22 ад"реса, т,е. модифицированное значениесигнала для конкретного разряда.Если сигнал "Вывод" установлен вактивное состояние, то независимоот содержимого регистра 19 значащихразрядов в данном разряде на выходесхемы получают инверсное значениесигналов, поступакщих из входа-выхо-,да 15 устройства 13Аналогично. работают все разрядыданного блока, Вход 56 соединен свходом 88 (фиг. 1) блока 16 шинныхформирователей, на этот вход поступают сигналы из входа-выхода 15 устройства 13. Вход 57 соединен с выходом второго регистра 21 адреса, наэтот вход поступают разряды нижнейграницы области "окна" ведомой ЭВМ 7.Вход 51 соединен .с выходом регистра19 значащих разрядов, на этот входпоступает информация о результатесравнения нижней и верхней границобласти "окна" ведущей ЭВМ 1. Вход58 соединен с входом 89 блока 16шинных формирователей, на этот входпоступает сигнал "Вывод" с выхода 68блока 22 коммутации управляющих сигналов,Дешифратор 24 режима (фиг. 5) работает следующим образом. При отсутствии сигнала (логический "0") навходе 69 дешифратора 24 схема выдает сигналы на выходах 70 и 60, поддействием которых вход-выход 61 блока 23 коммутации адреса и вход-выход74 блока 22 коммутации управляющихсигналов устанавливаются в высокоимпедан сное со стояние.При активном уровне сигнала, поступающего на вход 69 дешифратора 24, ипри активном уровне сигнала, поступакщего на вход 68, схема вырабатывает сигналы, которые переводят блок23 коммутации адреса в режим передачи информации из входа-выхода 27 через блОк 16 шинных формирователей навход-выход 15, 1644150 1 ОПри пассивном уровне сигнала, поступающего на вход 68 дешифратора 24, схема вырабатывает на выходе 60 сигналы, под действием которых блок 23 коммутации адреса устанавливается в следующее направление передачи иняюрмации: с входа-выхода 15 через блок 16 шинных формирователей на вход-выход 27.10При пассивном уровне логического, сигнала на входе 69 дешифратора 24 независимо от других сигналов, которые поступают на входы дешифратора, он устанавливает блок 22 коммутации управляющих сигналов в следующее направление передачи информации; с входа-выхода 14 на вход-выход 26.Блок 22 коммутации управляющих сигналов (Фиг. 6) работает следующим образом: управляющие сигналы из ведущей ЭВМ 1 поступают на вход-выход 72 и, проходя через шинные формирователи 78"80, поступают на вход-выход 74.Управляющие сигналы ТПР.СБРОС 25 поступают с входа-выхода 26 ведомой ЭВМ 2 на вход-выход 74 блока 22 коммутации управляющих сигналов и, проходя через шинный формирователь 81, поступают через вход-выход 72 на вход-выход 14 и в ведущую ЭВМ 1.Сигнал ответа "СИП" от ведущей ЭВМ 7 поступает на вход 75 блока 22 коммутации управляющих сигналов. Элемент И-НЕ 82 пропускает этот сигнал35 далее на линию задержки, состоящую из элементов 83, 84 и 86, только если сигнал, поступакщий на вход 76, будет активным, т.е. сигнал ответа40 "СИП" пройдет через элемент И-НЕ 75,если есть обращение к окну области памяти ведущей ЭВМ. Элемент И-НЕ 851 пропустит сигнал ответа СИП , только если на входе 7 7 сигнал , идущий иэ блока дешифрато ра 1 7 каната (Фи г . 1 ) будет активным .Блок 1 6 шинных формирователей (фиг . 7 ) рабо тае т следующим о бразом . На вход-выход 8 7 блока шинных фо рм иров а те лей поступают сигналы с входа 50 выхода 15 устройства 13 (фиг. 1), проходят через элементы 91-94 и поступают на выход 88. Это происходит, если на вход 89 блока 16 шинных формирователей поступает соответствующий 55 сигнал, устанавливающий шинные формирователи в описанное выше направление передачи информации. Если же на входе 89 установлен другой сигнал, то шинные формирователи 91-94 устанавливаются в следующие направление передачи информации: сигналы с входа- выхода 27 ведомой ЭВМ 7, пройдя через блок 23 коммутации адреса, с выхода 59 этого блока поступают на вход 90 блока 16 шинных формирователей и затем, пройдя через шинные формирователи 91 "94, поступают на вход-выход 87 и далее на вход-выход 15 устройства 13.Формула изо бре тенияУстройство для содержания двух ЭВМ, содержащее блок коммутации управляющих сигналов, первый регистр адреса, блок коммутации адреса, деши 4 г ратор адреса, причем первая и вторая группы информационных входов-выходов блока коммутации управляющих сигналов образуют группу входов-выходов устройства для подключения к управляющим шинам первой и второй ЭВМ соответственно, группа информационных входов"выходов блока коммутации адреса образует группу входов-выходов устройства для подключения к информационной шине второй ЭВМ, первые информационные вход и выход блока коммутации управляющих сигналов являются входом и выходом устройства для подключения к управляющей шине второй ЭВМ, о т л и ч а ю щ е е с я тем, что, с целью расширения Функциональных возможностей эа счет обеспечения оперативной настройки ведущей ЭВМ на режим прямого доступа к заданной области адресов ведомой ЭВМ при оперативном и независимом изменении границ и размеров области ад ресуемого пространства ведущей и ведомой ЭВМ, в устройство введены блок шинных формирователей, регистр значащих разрядов, блок дешифрации команд, дешифратор режима, второй регистр адреса, блок поразрядного сравнения адреса, причем группа информационных входов-выходов блока шинных формирователей образует группу входов-выходов устройства для подключения к информационной шине первой ЭВМ, первый информационный вход дешифратора режима является входом устройства для подключения к управляющей шине второй ЭВМ, второй информационный выход блока коммутации угравляю 1644150щих сигналов соединен с управляющими входами блока шинных формирователей и блока коммутации адреса, с вторым информационным входом дешифратора ре 5 жима, группа выходов которого соединена с группой управляющих входов бпока коммутации. адреса, группа информационных выходов которого соединена с группой информационных вхо р дов .блока шинных формирователей, группа информационных выходов которого соединена с первыми группами информационных входов блока поразрядного сравнения адреса, блока комму тации адреса, и блока дешифрации команд, с группами информационных входов первого и второго регистров адреса,. вторая группа информационных входов блока дешифрации команд сое О динена с второй группой информационных входов-выходов блока коммутации . управляющих сигналов, управляющий вход которого соединен с выходом дешифратора режима, третий информаци онный вход которого соединен с вторым информационным входом блока коммутации управляющих сигналов и с первым выходом блока дешифрации команд, второй выход которого соединенс первым разрешающим входом блокакоммутации управляющих сигналов,второй разрешающий вход которого соединен с выходом дешифратора адреса,первая группа информационных входовкоторого соединена с группой информационных входов регистра значащихразрядов и с группой выходов блокапоразрядного сравнения адреса, вторая группа информационных входов которого соединена с группой информационных выходов первого регистра ад"реса, группа выходов блока дешифрации команд соединена с синхровходамипервого регистра адреса, второго регистра адреса и группой информационных входов регистра значащих разря"дов, группа информационных выходовкоторого соединена с второй группойинформационных входов дешифратораадреса и с второй группой информационных входов блока коммутации адреса,третья группа информационных входовкоторого соединена с группой информационных выходов второго регистра адреса,