Устройство для цифровой фильтрации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК КОМИТЕТ СССРений и ОткРытии УДАРС ТРЕНК ДЕЛАМ ИЗОБ ОПИСАНИЕ ИЗОБРЕТЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ скин инй ОктябрьЬТРА(54) УСТ ЦИИ(57) Изолительно пользова ботки се сбрас(21) 3974286/24-24(71) Киевский политехничеститут им. 50-летия Великоской социалистической революци(56) Авторское свидетельствоУ 516043, кл. С 06 Р 15/36,Авторское свидетельство СУ 1333196 ф кл, г 06 Р 15/353РОЙСТВО ДЛЯ ЦИФРОВОЙ ретение относится к выч технике и может быть и о в системах цифровой о смических, гидроакустич 50 4 С 06 Р 15/353 Н 03 ких и других сигналов. Цель изобретения - упрощение устройства. Устройство содержит операционный блок,блок памяти, блок адресации, генератор тактовых импульсов; операционныйблок содержит регистр исходных данных, мультиплексор, выходной регистррегистр результатов, накапливающийумножитель, сумматор, узел постоянной памяти, регистр данных, элементНЕ, блок адресации содержит счетчикдлины импульсной характеристики, дешифратор, уэел памяти, мультиплексорэлемент ИЛИ, ключ, регистры, элементы НЕ, счетчик фильтров, сдвигатель,счетчики октав, счетчики, приоритетный шифратор, сумматор, Устройствовыполняет активную фильтрацию входных сигналов, поступающих от М источников. 4 ил.1381541 Г лагос Рлг лил Составитель А,Баранов Техред М.Ходанич Корректор А.Обруча акт 6/ Зака одписнСР и 4/5 ужгород Проектная,Производственно-поли ич епприятие,47 Тираж 70ВНИИПИ Государствпо делам изобр 13035, Москва, Жного комитет ений и откры Раушская набИзобретение относится к вычислитепьной технике и может быть использовано в системах пифровой обработки сейсмических, гидроакустических и других сигналов,Цель изобретения - упрощение устройства зя счет упрощения блока фор 25 мирования адресов записи.На фиг.1 представлена блок-схема устройства для цифровой фильтрации; на фиг.2 - матрица элементарных фильтров (ЭФ); на фиг,З - импульсная характеристика фильтря; на фиг,4 формат адреса блока 2 памяти. 5Устройство цифровойт фильтрации содержит операционный блок 1, блок 2 памяти, блок 3 адресации, генератор 4 тактовых импульсов 4. Операционный блок 1 включает регистр 5 исходных 20 данных, мультиплексор б, выходной регистр 7, выход 8 результатов, накапливающий умножитель 9, сумматор 10, узел 11 постоянной памяти (коэффициентов), вход 12, регистр 13 данных, вход 1-, управляющий вход 15, элемент НЕ 16, управляющий вход 17, управляющий вход 18 адресные выходы 19 и 20 блока 3 адресации. Блок 3 адресации содержит с-:етчик 21 длины 30 импульсной характеристики вход 22, дешифратор 23., узел 24 постоянной памяти с выходом 25 блока 3. управляюшие выходы 26 и 27, мультиплексор 28 а элемент ИЛИ 29, ключ 30, управляющий выход 31, регистр 12, элемент НЕ 33, управляющий выход 34, регистр 35, счетчик 36 фильтров, регистр 37, ядресньпт выход 38, э:те.тент НЕ 39, слвг - гятель 40, регистр 41, счетчики 42 40 и 43 октав, счетчики ь и 45, регистр 46, приоритетный шифратор 47 и сумматор 48.Устройс.тво выполняет октавную фильтрацию входных сигналов, поступающих от М источников. Это обеспечи вяется последовательной реализацией матрицы элементарных фильтров (МЭФ) размером КаМ, которая приведена на фиг,2, При каскапном включении ЭФ в каждой октаве осуществляется прореживяние данных вдвое, т.е, каждый из ЭФ формирует выходной отсчет только по получении двух входных отсчетов. Поэтому ЭФ кажлотт последующей октавы обрабатывается вдвое реже фильтров предыдущей октавы, Это позволяет использовать адин операционный блок для реализации всей МЭФ. Реализация любого ЭФ сводится квыгто.тнению операции ациклическойсвертки по формуле где Ь - коэффициенты импульснойхарактеристики;Х- отсчет входного сигнала;т - выходной результат,Для иллюстрации работы устройства на фиг.З приведена импульснаяхарактеристика, общее число Н коэффициентов которой равно 17, причемвсе коэффициенты с четными номерами,кроме центрального (Ь), равны нулю,я общее число ненулевых коэтЫтттциентовравно (И)/2 + 1, т.е, 9. В силусимметрии импульсной характеристикиотноситегтьно оси ординат число различных нулевых коэффициентов равно 5(4 боковых и 1 центральный). Симметричность импульсной характеристикипозволяет сократить число умножений,если входные отсчеты, которые должныбыть умножены на симметричные коэффициентыа предварительно просуммировать и затем умножить на соответствующий коэффициент. Из формулы (1)следует, что перед вычислением очередного результата ЭФ последовательность входных отсчетов сдвигаетсяотносительно последовательностикоэффициентов импульсной характеристики ня две позиции, В предлагаемомустройстве этот сгвиг осуществляетсяформированием на каждом шаге вычислений определенной последовательностиадресов считывания. Эта пос.педовательность зависит от количества вхождений в данную октаву (в данный ЭФ)и гт зависит от номера обрабатываемой октавы. Пришедший последний повремени отсчет суммируется с самымстарым отсчетом, т.е, отсчетом, которьп на следующем шаге вычисленийиспоттьзовяться не будет, далее суммируются отсчет, предшествовавшийпоследнему по времени, и отсчет,пришедший после самого старого, ит.д. Все эти операции выполняютсятолько над нечетным отсчетомза исключением отсчета, который долженбыть умножен на центральный коэффициент. Поскольку в данном случае15 В данном случае счетчик 21 длины импульсной характеристики имеет коИэффициент пересчета 11 = -- + 4 = 12 2эффициентав, то существует 8 вариантов таких последовательностей,Пусть Ь - интервал времени между двумя соседними отсчетами, поступающими на вход устройства. Тогда 2 МЬ = ЬТ - время накопления двух отсчетов для всех Эф первой октавы, где М - число Эф в октаве. Устройство фильтрации работает в реальном масштабе времени, если за время Ь Т вычисляется У для М фильтров перЧвой и М фильтров любой другой октавы и время реализации одного Эф при этом составляет Ь 1.Для последовательной реализации (обработки) Эф требуется объем памяти ЧКИБ слов, где К - количество октав; И - количество фильтров в октаве; И - длина импульсной характеристики (количество отсчетов).При формировании последовательности адресов блока 2 памяти применен способ присоединительной адресации. формат адреса представлен на Фиг.4. 25 Первое поле адреса содержит адрес обрабатываемой октавы, или адрес следующей октавы, или адрес первой октавы. Количество разрядов первого поля 1 с = 1 1 орК. Второе поле адреса содержит адрес обрабатываемого фильтра (количество разрядов ш = 51 ор МГ, третье поле - адрес номера отсчета импульсной характеристики при чтении данных Х , записи результата У и записи исходных данных в Эф первой октавы (количество разрядов и = = 31 оК,Н 1) .Следует отметить, что термин Ч-,е вхождение в 1-ю октаву оэна О чает вычисление выходного отсчета У для М Фильтров д-й октавы в соответствии с выражением (1) и запись У в качестве исходных данных Хдля 1+ 1 й октавы вхождение В каждУИ 1 ю 45 октаву выполняется в два раза чаще, чем в д+1-ю; при Ч-м вхождении в любую октаву значения адресов чтениячданных Х,(А, ) и записи выходны да ных А отличаются только значчением в первом после адреса.Для иллюстрации работы устройства рассмотрим случай при К = 3, М = 3, И= 17. и для еГд реализации требуется и =,11 о 8 11 = 4 разряда, счетчик 36гфильтров имеет коэффициент пересчета М = 3 и для его реалиэации требуется ш = 1 ор ИГ = 2 разряда, счетчик 42 октав имеет коэффициент пересчета И = 17 и требует п = 1 ор Н 1 - 5 разрядов, у счетчика 44 коэффициент пересчета равен 8 и для его реализации требуется К = 3 разряда, счетчик 45 имеет коэффициент пересчета И и требует и = 1 орИ = 5 разрядов, у счетчик 43 коэффициентКг.ересчета Г 1 (,. 2 + 1) =- 136."- ОДля формирования первого поля адзаписи исходных данных для первой октавы) используются сумматор 48, ключ 30 и приоритетный шифратор 47. Приоритетный шифратор 47 определяет номер готовой к вхождению октавы, который получается преобразователем К- разрядного слова в Е-разрядный код, соответствующий номеру разряда с младшим нулем в этом слове. Например, ХХХО - 000, ХХХ 01 - 001, ХХ 011 - 010, Х 111 - 111 и т.д, (крайний первый разряд - это самый мпадший разряд счетчика 43, Х - безразличное состояние).Кроме того, использован сдвига- тель 40, который выполняет сдвиг вправо текущего значения В; счетчика 43 на количество разрядов, равное К + 1. В результате такого преобразования получаем старшие п разрядов адреса узла 24 постоянной памяти. Младшие иразрядов этого адреса Формируются на счетчике 21. Считанные из узла 24 постоянной памяти последовательности образуют третье поле адреса Аьп "Лт", . Состояние счетчика 42 определяет значение третьего полячадреса Л, . Значение второго полячадреса Лд ., Л ц, Л,"соответствует состоянию счетчика 36 фильтров.С целью упрощения описания работы устройства будем считать, что прием информации во все регистры и умножитель, переключение счетчиков осущест. вляются положительным перепадом синхроимпульсов, выбранному выходу дешифратора 23 соответствует нулевое значение, режиму записи в блок 2 памяти - нулевое значение на управляющем входе 34, а режиму считываниятактов используюсл )(пя режима считывания данных Х, , один такт - )1)лзаписи исходных;дцых и еще два тах 20 та - дпя по 1 уче 11 л и (дписи резупьтдта вычислений У н б:1 ок 2 пдмяти.ЧДля рс ализд 1 пц 1 - Го вхождения воктаву требуется п( = 3 шага, Пусть1-е вхождение в октаву составляет 25цикл работы устройства, а период с гоработы образовывает количество цикпов, необходимсР дпл вычисления отсчетов посв дсй (третьей) октавы,30т,е. Т = й)(1) = 1 8 = 13 б1-0циклов.Б исходном состоянии, котороепусть соответстнуст первому тактупервого шага и пеному циклу работыустройства, н регистр 4 б, в который35принимдютсл зн 1 чсция д)1 я третьРГополл адресов, здписа код 00001,н счетчике 21 д:1 ицы импупьсцой характеристики 21 устацовпен код0000 1, в регистре 4 1 - код 00000,который 1 соответствует номеру вхождения в октаву, из узла 24 постоянной памяти счи.минется значецие адреса 01111 которое присутствует нд45входе мупьтиппексорд 28, на упрднпяющих входах мупьгиппексора 28 - код11, который разрешает прохождение ин-формации с выхода узла 24 постояннойпамяти на вход регистра .(б, в регист 50ре 37 - код 00, д н счетчике Збфильтров - коп О в регистре 32код 01, в регистре 35 - коп 00, цавходе управления третьим состоянием2 регистра 35 присутствует нулевоезначение, которое разрешает прохож 55дение содержимого (того регистра ндадресный вход б.(окд 2 памяти, Такимобразом, на адресном входе. блока 2 40 единичное, режиму приема информации в сднигатепь соответствует наличие отрицатепьцого перепада ца входе управпения приемом, а режиму выдачи и- формации - состояние О на входе управления приемом и состояние "1" на входе управления выдачей, режиму без накопления в умножитепе 9 соответствует нулевое значение на управ О ,ляющем входе 18.Шдг работы устройства состанпяет1)-1М =+ 4 = 12 тактов рабеты счет.2чика 21 дпьсы импульсной хардктерис-1 тикие Из 1) тактов ) =+2 памяти присутствует сцт. (1)1000000001, На нхопР 34 упрднпения записью-считыванием бпока 2 памятиприс гтстнует единичное значение, навыходе блока 2 памяти - данное Х(,считаем, что в блоке 2 памяти - отсчеты дпл фильтров 1-й октавы, наадресном входе учла 11 постояннойпамяти присутствует адрес 000, по ко.торому из узла 1 1 памяти выбираетсяпроиз(опьное значецие. В регистр 5(исходых данных записан операнд Х .1)о тором такте первого шага нднхоп 22 поступает тактовый импульс,который изменяет состояние счетчика2 з 00010, этим же мпупьсом выпопцл гсл прием кода Г)1111 н регистр 46,состояние регистрог: 41, 37, 32 и 35,управ:1 люших входон сумматоров 48, 10и мупьтиг(пексорон 28 и б не изменяетсл. В регистр 13 принимается пдццоеХ, (сигцап 17) . По адре у ,с ит; (2)=- 0000011 из бпокд 2 памяти считывдетсл операнд Х, (нд управляющемнхд= 3 - "1"), который поступаетнд вход сумматора 10 (ца упранпяющемвх(д. 15 сул(мдторд 10 - уровень "1")3 ",м 1 дторе 1 Г) вычиспясдтсл суммао.)ерд 11 зн (Х + Х ), которая постуП 1 1 111 ПЕР ВЬ 1 й Б ХО:1 Ц ДКД 1.ИГ( ДЮП 1 Е ГОумцожтс"пл 9, на втором нходс наканпин,ющего умцожи геля 9 присутствуетз:1 ч вие 1, которое считывается изузпд 11 постолцной памяти по адресуО(30, Из узпд 24 постоянной памятипо адресу 0000010 считывается значение 00011,трс тьем такте состояние счетчика 21 - О011, в регистр 4 б прицима тсл код 000 11, из узла 24 постояннойпамяти по чдресу 0000011 считываетсякод 01101. Состояние регистров 37,32, (1 и 35 и сигналы управлениямупьтцппексорами и суммдторами неизмс цлются. На адресном входе блока(к од Й , и у м ножи т еп9 вычисляетсяпроизведение ( Х ( + Х, ) Ькотороес умми ру е т с л с нулем ,1 ч Р т в Р ртом такте и с р в о г о ш а г дсостляцие.четика 21 - Г)100, в ре истр 4 б принимается код 01)01, а и( у чпд 24 пдмят:1 по д.(рс су 0000100считывается код 00101. Состояние регистров 37, 32, 35 и 41, управляющих входов сумматоров 10 и 48, мультиплексоров 28 и 6 не изменяется, В регистр 13 принимается операнд (сигнал 17), иэ блока 2 памяти по адресу Л р(4) = 000001101 считывается Х и поступает на вход сумматора 10, в сумматоре 10 вычисляется (Х+ Х ) 10 и поступает на первый вход умцожителя 9, на втором входе умцожителя 9 присутствует значение Ь считанное из узла 11 постоянной памяти по адресу 0010, в умножителе 9 положительным перепадом (сигнал 17) фиксируется значение (Х,+ Х, )Ь ца выходе умножителя 9.В пятом такте первого шага состояние счетчика 2 1 - 00 101, в регистр 20 46 принимается код 00101, из узла 24 постоянной памяти по адр су 0000101 считывается код 01011. Как и в предыдущих тактах, состояние регистров, сумматоров, мультиплексоров (элемен ты 41, 37, 32, 30, 10, 40, 6, 28) не изменяется.На адресном зходе блока 2 памяти - адрес Л(5) = 000000101,по которому считывается операнд Х. 30 Сигналом 7 выполняется прием (Х+ Х, ) и Ь в умцожитель 9 (на управляющем входе 18 код "1") и вы - числяется (Хзт Х, )Ь.В шестом такте (состояцие счетчика 21 - 00110) работа устройства аналогична описанной для второго и четвертого тактов, за исключением того, что значение на управляющем входе 18 соответствует 111 и в ум ножителе 9 вьчисляется сумма (Х. + Х)Ь,+ (Х,+ ХВ,.В регистр 13 записывается операнд Х, из блока 2 памяти считывается Х, в сумматоре 10 вычисляется45 (Х + Х ) и поступает на первый вход умцожителя 9, на второй вход умножителя 9 поступает значение Ь, считанное из узла 11 постоянной памяти по адресу 0011, из узла 24 постоянной памяти считывается код 00111.На выходе умножителя 9 фиксируется (Х + Х )Ь + (Хд+ Х )п 3В седьмом такте состояние счетчика 2 1 - 00111, работа устройства аналогична описанной для третьего и пятого тактов. Из узла 24 памяти считывается код 01001, в регистр 46 принимается код 00111, на адреснрм входе блока 2 памяти адрес Л (7)=счев,000000111, по котороьу считываетсяоперанд Х-г, Гигцалпм 17 принимаются+(Х+Х)Ь.(Х+Х)11;,врегистр 13 записывается операнд Х ,из олока 2 гамяти считывается Х 9,в суьматоре 10 вычисляется (Х 7+ Х)поступает на червь вход умцожителя 9, ца второй вход умцожгтеля 9поступает значение Ь, считанное изузла 11 постоянной гамяти по адресу0100, из узла 24 постоянной г;амятисчитывается код 01000,В девятом такте состояние счетчика 2 1 - О 001, в регистр 46 принимается код 00000, на адресном гходблока 2 памяти адрес А (9)сцит,000001000, по которому с.читываетсяоперанд Х, умножаемьгг на центральньи коэффициент импульсной характеристики Ь . Сигналом 17 принимаются(Х+ Х ) и Ь в умножитель 9 (на управляющем входе 18 - код 1 ), вычисляется (Х 7+ Хз)Ь,На мультиплексоре 28 и меняетсяуправляющий код на 01, который разрешает прохождение информации с выхода счетчика 42,В десятом такте состояние счетчика 21 - 01010, в регистр 13 записывается операнд Х , ца управляющем входе 15 сумматора 10 - код "0", который соответствует режиму Пропуск операнда , и Хз поступает ца первьп вход умножителя 9, на втором входе умцожителя 9 присутствует значение Ь , считанное из узла 11 постоянной памяти по адресу 0101, в умцожителе 9 фиксируется сумма (Х Хг ) Ь + + (Х + Х) Н,+ (Х+ Х) Ь,. + + (Х,+ Х ) Ь, в регистр 46 принимается значение 00000, ца адресных входах блока 2 памяти присутствует адрес Ад = 000000000. На управляющем входе 34 блока 2 памяти присутствует нулевое значение, что обеспечивает запись Хпо адресу Л 000000000. В этом же такте из узла 24 постоянной памяти по адресу 00000 считывается код 00001.счетчика 2 1 - 00000, в регистр 13 записывается произвогтьный операнц, на д/мматоре тО вычисляется произвольнаяудгма, ца входах умножите 9 цроцзвоцьне состояние, на вы ходе умножитепя 9 дтддксируется сумма д. =". т Х.дд т дХ+ Х ),Х,Х )д т дХХ )т, тХд которая пройдя ч; г е з мулд. типлекор г, поступает на вхоп блока 2 памят,т и записывается по адресу /здп =О 0000000. Н;д управляющем входеоп "0" н . нхьэе управления ре т н н о:, - , рететра 32 "0". 35 - , блока 30 повторителейшг р до,:устройств с.- зло ичец огР . и /я исклютен:ап одод/та Р,эди, анными для с "о. 1 дд гт, ,й с к авы.бгтэдадих о,нтм обработ кт ,-док авы црн / и нхожддецтди в нее черндК), Пусть р. алиэция аддгоритмхК) сставгя цикл рботь устрой.тв ььчислениео гс детов длт,одэ дцй д Й к т с н. " ег ддэриол.дольуг ,-,т,ддте обозначеццррассмотрим радот устройства.Период рабсты усгройства образует д,д2д2 -1, циловт=О1/ 8 .=гт циклв 1 2 ,1+ .+41гметнм т акже. го в течечдде тик-ла отрицательным терепадом ,инверсия старше-о разряда .четчика 36 фильтров выдопняе; я прием с держимого с-е;чика 43 ь двигатель /0, при по пожитепьном значецдтн прелыдущего раз. ряда и отрицательном значении .таршего разртдда стояцие счетчика 43сдвинутое на чисго разрядов равноеномеру оораба тьтваемой 1-й октавыплюс единица появддется на выходе/в, теля О,Ь тддддцнаддцатом такте состояниечг гчика 2- 010 1 1, . Нгналом 1/ операнды Х н Ппринимаются в умцожитель 9, вычисляетсн произведение Х :д на управляющем входе 34 устанавливается единичное значение и положительным перепадом на управляющем входе 15 выполняетсн прием исходного данного Х. 1 ОВ двенадцатом гакте состояние Б д .м цикле д-е состояние счетчиков 42 и 43 цэмецяется на 1+1-е, Кразрядов счетчика 44 поступают навход приоритетного шифратора 47, гдепреобразуются в код готовой к обработке октавы К, и поступают на входрегистра 35. С помощью сумматора 48код готовой к обработке октавы, увели.денный на единицу К + 1), присут. твует на управпяюшем входе сдвигате-.ля 40 и на входе регистра 32, в сдвидателе 40 выполняетгя сдвиг содержи-.мого счетчика 43 на К + .1 разрядвп 1 таво и к концу д-го цикла результатсдвига присутствует ца входе регистра 41. а этом 1-й дикл работы устройства эаканчиваедся,В д.т 1-м цикле сигналом переноса,цо гдающим с выхода счетчика 36выц пцяется прием в и младших разрядов регистра 41 сдвинутого на К+1разряп 1-го состояния счетчика 43.:дроте гого, в регистр 32 записьдваетгя кэд К + 1, в регистр 35 - К. Состояние счетчиков 42 и 43 изменяетсяна д2 н т,д.Фо тула изобретениятройство для цифровой фильтра, н. .держащее операциоцньй блох, б , дтгтит блок адресации и гене-"т тактовых импульсов, выход котов .о подключен к входу блока адре:пцдд первый и второй адресные выходы которого пдкпючецы соответственцо к первому и второму адресным вхор дм олока памяти, информационный охо;, которого подключен к выходу ре.длд.тптов операционного блока, первый второй, третий и четвертый управддддтщие входы которого подключенысоотнетственно к первому, второму,р тьему и четвертому управляющим выходам блока адресации, пятый управц дющий выход которого подключенвходу управления записью считыванисм блока памяти, выход которого подключен к первому информационному входт операционного блока, второй ;нфордладддонный вход которого подключ.ц к третьему адресному выходу блок адресации, четвертый адресный выход которого подключен к третьему адресному входу блока памяти, причем операционный блок содержит узел посгояцной памяти, регистр исходных дан-ьк, выходной регистр, накапливающийумножитель, регистр данных, элемент НЕ, сумматор и мультиплексор, при этом информационный вход регистра исходных данных является информаци 5 онным входом фильтра, а выход регист. ра исходных данных подключен к первому информационному входу мультиплексора, выход которого подключен к информационному входу выходного 10 регистра и является выходом результатов операционного блока, а выход выходного регистра является информационным выходом устройства, второй информационный вход мультиплексора подключен к выходу накапливающего умножителя, первый и второй информационные входы которого подключены к выходам соответственно узла постоянной памяти и сумматора, первый вход 2 О которого соединен с информационным входом регистра данных и является первым информационным входом операционного блока, вторым информационным входом которого является адресный вход узла постоянной памяти, выход регистра данных подключен к второму входу сумматора, синхровхоц приема данных накапливающего умно- жителя соединен с входом элемента НЕ и является первым управляющим входом операционного блока, вторым управляющим входом которого является синхровход накопления данных накапливающего умножителя, синхровход выдачи данных которого соединен с синхро 35 входом регистра данных и подключен к выходу элемента НЕ, управляющий вход мультиплексора соединен с синхровходами сумматора и регистра исходных 4 О данных и является третьим управляющим входом операционного блока, четвертым управляющим входом которого является синхровход выходного регистра, причем блок адресации содержит счетчик длины импульсной характеристики, дешифратор, узел постоянной памяти, элемент ИЛИ, ключ, четыре регистра, два счетчика октав, приоритетный шифратор, мультиплексор, элемент НЕ и сумматор, причем в блоке адресации счетный вход счетчика длины импульсной характеристики соединен с синхровходом четвертого регистра и является входом блока адресации, а информационный выход счетчика длины импульсной характеристики подключен к входу дешифраторл и первому адресному входу узла постоянной памяти,выходы разрядов, кроме младшего, счетчика длины импульсной характеристики являются третьим адресным виходом блока адресации, первым управляющим выходом которого является выход младшего разрялл счетчикл плицы импульсной характеристики, первый выход дешифраторл является вторим управляющим вьгходом блока адресации, второй выход дешпфрлтора пспключен к первому управляюшему входу мупьтиплексора, третий выход дешифрлтора подключен к первому входу элемента ИЛИ, управляющему входу ключа и является третьим управляющим выходом блока адресации, четвертый виход пешифратора подключен к второму упрлвляющему входу мультиплексора, пятый выход дешифрлторл подключен к второму входу элементл ИЛИ, входу управления состоянием выходов первого ре гистра и является четвертым упрлвляющим выходом блока адресации, выхоц элемента ИЛИ подключен к входу эпемента НЕ и является пятым управляющим выходом блока адресации, выход элемента НЕ подключен к входу управлениясостоянием выходовторого регистра, информационный выход первсго с летчика октав подключен к первому информационному входу мульт иплексора, второй информационныи вхоп которого подключен к выходу узла постоянной плмяти, выход третьего регистра подключен к третьему информлциоьпому входу мультиплексора и второму адресному входу узла постоянной памяти, выход мультиплексора подключен к информационному входу четвертого регистра, выход которого является первым адресным выходом блока адресации, информационный выход второго счетчика октлв подключен к входу приоритетного шифратора, выход которого подключен к информационному входу второго регист. ра и первому входу сумматора, второй вход которого является входом задания константы устройства, выход сумматора подключен к информационному входу первого регистра, информационный вход ключа является входом задания кода нуля устройства, выходы пер. вого и второго регистров соединены с выходом ключа и являются вторым адресным выходом блока адресации, о тл и ч а ю щ е е с я тем, что, с це лью упрощения устройства, блок адресации содержит счетчик фильтров, пя 13 1381541тый регистр и сдвигатель, выход переноса счетчика длины импульсной характеристики подключен к счетномувходу счетчика фильтров, выход переноса которого подключен к счетнымвходам первого и второго счетчиковоктав, синхровходам первого, второгои третьего регистров, информационныйвыход счетчика фильтров подключен кинформационному входу пятого регистра, выход которого является четвертым адресным выходом блока адресацииинформационный выход второго счетчика октав подключен к информационномувходу сдвигателя, вход управлениясдвигом которого подключен к выходусумматора, вход управления приемоминформации сдвигателя подключен квыходу элемента НЕ, вход которогоподключен к выходу М-го разряда счетчика фильтров (И - разрядность счет О чика фильтров), выход (М)-го разряда которого подключен к входу управления выдачей сдвигателя, информационный выход которого подключен к инФормационному входу третьего регистра,