Вертолетный магнитометр

Номер патента: 1481777

Опубликовано: 23.05.1989

Авторы: Боженко, Кондратов, Мешков

МПК: G06F 12/02

Метки: адресации, блоков, памяти

...в счетчике 9 выставится значение, соответствующее числу включенных блоков, в блоке 10 будут хранится упорядоченные по возрастанию физические номера этих блоков, а во всех ячейках блока 12 установится значение 1, указывающее на незанятость подлежащих адресации блоков.Режим адресации задается сбросом управляющего сигнала на входе 16 в О (фиг. 2 б, участок 111).Пусть первое из обращений происхо. дит по адресу К (фиг. 2 а, участок 11), причем 0(К(/одА где Ь число адресуемых блоков. При совпадении уровней 1 на выходе блока 2 и инвертора 8 с поступлением с входа 17 первого строба третий элемент И - НЕ формирует сигнал (фиг. 2 ж, участок 111) записи во второй блок 11 памяти по адресу К номера свободного блока из вершины стека блока 10...

Номер патента: 1525746

Опубликовано: 30.11.1989

Авторы: Воловник, Савинова

МПК: G11C 29/00

Метки: блоках, исправления, обнаружения, ошибок, памяти

...имеет следующий вид: на первой группе контрольных выхо" дов 10 - 10 появляется только один "единичный" разряд синдрома(где- номер неисправного или полностью отказавшего блока памя" ти), а на второй группе контрольных выходов 11, - 11 - один илинесколько "единичных" разрядов сиидрома р, - р, соответствующих позициям искаженных разрядов этого блока памяти.На выходах всех и сумматоров помодулю два первого блока 4; коррек"ции ошибок формируются инверсныевторые значения информационного входа 8, поступающие на входы второйгруппы мажоритарных элементов бло"ка 6 на входы первой группы кото рых поступают с информационного входа 8, сигналы неисправного блока памяти. В результате на входах первойи второй групп мажоритарных элементов блока б,...

Номер патента: 1784986

Опубликовано: 30.12.1992

Авторы: Кицис, Клейнер, Латышев

МПК: G06F 13/00

Метки: блоку, двух, обращения, общему, памяти, процессоров

...только для первого процессопотейциалом с инверсного выхода триггера ра 23.1, Передний фронт тактового импульса ТИ 1 При его втором обращении к блоку папроцессорного элемента 28 по первой так- мяти 25 процессорный элемент 28 выставиттовой шине устройства 22 устанавливает сигнал ЗП 1 уровня "1", который через оттриггер 2 в состояние "1", благодаря чему на 15 крытый элемент И-НЕ 10 установит триггерпервой шине разрешения обмена устройст- . 12 в исходное состояние "0", переводя уства 22 появляется сигнал Р 01, уровень. "О" . ройство 22 во второй режим работы,которого позволяет процессору 23 продал-, Импульс частоты 1 двухфазного генеражить процедуру обмена. Процессорный эле- тора импульсов 5 через элемент И-НЕ 3 усмент 28 снимает...

Номер патента: 510754

Опубликовано: 15.04.1976

Авторы: Вичес, Смирнов, Чурилов, Шакуров

МПК: G11C 29/00

Метки: блоков, памяти

...элемент 3 закрыт, а ЗО когда сигнал поступает на счетчик 5, то закрыт элемент 2. Управление логическими элементами И осуществляется блоком управления 6. Выходные сигналы устройства снимаются со счетчика 5 - цифровые - непосредственно со счетчика, а аналоговые - через преобразователь код в анал 7 и записываются на магнитный носитель исследуемого блока памяти 8 через логические элементы ИЛИ 9 и 10, формирователи 11, 12 и 13, управляющий триггер 14.При поступлении тактовых сигналов на счетчик 5 (логический элемент И 3 открыт) величина выходного сигнала устройства линейно возрастает, По достижении ею заданного максимального уровня, определяемого логическим элементом ИЛИ 9, с помощью формирователя 11 управляющий триггер 14...

Номер патента: 526954

Опубликовано: 30.08.1976

Авторы: Дорохин, Каминский, Карлов, Плешев, Савелов, Толчинский

МПК: G11C 29/00

Метки: блоков, памяти

...состояние в котором (начальный адрес) установлено программным блоком, В зависимости от команды, выдаваемой счетчиком адресных операций, и в соответствии с состоянием дешифратора, г свою очередь зависящего от состояния счетчика циклов( от порядкового номера цикла), блок формирования адресов осуществляет преобразование кода счетчика адресоз, обеспечивая необходимый порядок перебора ячеек объекта проверки (естественный, много 526954кратный, чсредование выбора ячеек с прямым и инверсным соотношением адресов и разрядов адреса и т. д.).Обращение к той или иной ячейке памяти в необходимом режиме (записи, считывания, считывания без регенерации и т, д.) осуществляется посредством сигналов, выдаваемых блоком 15 формирования сигналов у,...