Преобразователь серии импульсов в прямоугольный импульс

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИК 09) (11) 1)4 Н 5/15 ГОСУД АРС ПО ДЕЛА РЕТЕНИЯ ПИСАНИ отр,2 о авФия ЕННЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР В 594580, кл, Н 03 К 5/00, 23.0676.Авторское свидетельство СССР 9 1084980, кл. Н 03 К 5/00, 24.06.82. (54) ПРЕОБРАЗОВАТЕЛЬ СЕРИИ ИМПУЛЬСОВ В ПРЯМОУГОЛЬНЫЙ ИМПУЛЬС (57) Изобретение относится к импульс. ной технике и может быть использовано в системах обработки импульсных сигналов. Изобретение позволяет расширить функциональные возможности преобразователя серии импульсов, что достигается преобразованием входных серий с изменяющимся периодом следвания импульсов от серии к серии.Преобразователь содержит входную шину 1, элемент 2 задержки, дифферцирующую цепь 3 элементы И 4, 5 итриггеры 7, 8, 9 и 10, элемент 11ЗАПРЕТ, счетчик 12 импульсов, генратор 13 импульсов, буферный реги14, сдвиговый регистр 15, мультиплексор 16 и выходную шину 17. Элменты И 5 и 6, генератор 13 импульсов, триггеры 8, 9 и 10, счетчикимпульсов, буферный регистр 14,сдвиговый регистр 15 и мультиплекс16 с соответствующими связями состляют введенный, в соответствии сданным изобретением, блок управлензадержкой, обеспечивающий расширение функциональных возможностей усройства. 2 ил,Изобретение относится к импульсной технике и может быть использовано в системах обработки импульсныхсигналов,Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности преобразования входных серий с изменяющимся периодом следования импульсов от серии к серииНа фиг. 1 представлена электрическая функциональная схема устройства, на фиг. 2 - временные диаграммы, поясняющие его работу. 10 Преобразователь серии импульсовв прямоугольный импульс содержит,входную шину 1, элемент 2 задержки, дифференцирующую цепь 3, три элемен , та И 4-6, четыре триггера 7-10, элемент ,запрет 11,счетчик 12 импульсов, гене-, ратор 13 импульсов, буферный регистр 14, регистр 15 сдвига, мультиплексор 16 и выходную шину 17, причем вход 25 ная шина 1 соединена с первым входом элемента И 5 и через элемент 2 задержки - с первыми входами элемента ЗАПРЕТ 11 и элемента И 4, второй вход которого соединен с вторым входом элемента ЗАПРЕТ 11 и выходом дифференцирующей цепи 3, а выход - с Б-входом триггера 7,К -вход которого соединен с выходом элемента ЗАПРЕТ 11, а выход - с выходной шиной 17 35 и С-входом триггера 10, К-вход которого соединен с его же прямым выходом и К-входами счетчика 12, буферного регистра 14 и триггера 9, С-вход которого соединен с прямым выходом 40 триггера 8 и первым входом элемента И 6, а инверсный выход - с вторым входом элемента И 5, выход которого соединен с С-входом триггера 8, инверсный выход которого соединен с С-входом буферного регистра 14, информационные входы которого соединены с соответствующими выходами счетчика 12 импульсов, а выходы - с соответствующими входами управления мультиплексора 16, выход которого соединен с входом дифференцирующей цепи 3, нулевой информационный вход соединен с нулевой шиной, а остальные информационные входы - с соответ 5 э ствующими выходами сдвигового регистра 15, С-вход которого соединен с выходом генератора 13 импульсов и вторым входом элемента И 6, выход которого соединен с С-входом счетчика 12 импульсов.Элементы И 5 и 6, генератор 13 импульсов, триггеры 8-10, счетчик 12 импульсов, буферный регистр 14, сдвиговый регистр 15 и мультиплексор 16 с соответствующими связями составляют блок управления задержкой.Преобразователь работает следующим образом.В исходном состоянии триггер 7 и блок управления задержкой находятся в нулевом состоянии. Серия импульсов, поступающая на входную шину 1 устройства (Фиг,2 а), через время определяемое задержкой в элементе 2 задержки, поступает на вход элемента И 4 и на 0-вход регистра 15 сдвига блока управления задержкой (фиг2 б). Кроме того, входная серия импульсов поступает на вход элемента И 5 блока управления задержкой. Серия импульсов, поступающая с выхода элемента 2 задержки (фиг.2 б), задерживается в блоке управления задержкой на время 1 и поступает на вход дифференцирующей цепи 3 (Фиг.2 в),ф на выходе которой формируются короткие" импульсы, совпадающие по времени с передними фронтами задержанных импульсов серии (фиг.2 г).Время задержки в блоке управления задержкой должно быть таким, чтобы выполнялось условие Т ( ( Т +ь"вхвх вх )где Т - период следования импульс вхсов в сериило" длительность импульсовсерии,Это условие обеспечивается за .счет того, что блок управления задержкой измеряет интервал временимежду первым и вторым импульсамивходной серии и сохраняет его значение в цифровом коде до окончаниявходной серии импульсов1В этом случае на выход элементаИ 4 проходят все "короткие" импульсысерии с выхода дифференцирующей цепи 3, за исключением последнего, соответствующего последнему импульсув серии (фиг.2 д). Первый импульс свыхода элемента И 4 переключает триггер 7 в единичное состояние (фиг.2 ж),Последний импульс с выхода дифференцирующей цепи 3 проходит на выходэлемента ЗАПРЕТ 11 (Фиг,2 е) и, поступая на второй вход триггера 7,сбрасывает последний в нулевое состояние (фиг.2 ж),Работа блока управления задержкойсостоит в определении периода следования импульсов входной серии и задержке серии импульсов, поступающейс выхода элемента 2 задержки на входэлемента И 5 блока, на период и происходит следующим образом.В исходном состоянии прямые выходы триггеров 8-10 имеют нулевойлогический уровень, счетчик 12 и буферный регистр 14 - обнулены, 15Первый импульс входной серии(фиг.2 а), поступающий на вход элемента И 5, на другой вход которого поступает единичный логический уровеньс инверсного выхода триггера 9, вызывает появление единичного логического уровня на выходе элемента И 5и взводит первый триггер 8, единичный логический уровень с прямого выхода которого разрешает прохождение 25импульсов с выхода задающего генератора 13 через элемент И 6 на счетныйвход счетчика 12 импульсов.Второй импульс входной серии(фиг,2 а) проходит через элемент И 5и своим фронтом сбрасывает триггер8 в исходное состояние, тем самымвыделяя период следования импульсоввходной серии. Срез импульса, поступающего с прямого выхода триггера 8на вход триггера 9, взводит его. Ну 35левой логический уровень с его инверсного выхода блокирует элементИ 5. Импульсы задающего генератора13, прошедшие через элемент И 6, записываются в счетчик 12. Таким образом период серии импульсов преобразо"вывается в двоичный код, который нофронту импульса с инверсного выходатриггера 8 записывается в буферный , 45регистр 14. Выходы буферного регистра 14 подключены к управляющим входам мультиплексора 16, код на входекоторого управляет подключением соответствующего информационного входамультиплексора 16 к его выходу, который является выходом блока управления задержкой.На П-вход сдвигового регистра 15поступает серия импульсов, задержанная по отношению к входной в элементе 2 задержки на время С, . Сдвиг импульсов, поступающих на Р-вход сдвигового регистра 15, осуществляется импульсами задающего генератора 13. Когда импульс, сдвигаясь по регистру 15, достигает выхода, подключенного к тому входу мультиплексора 16, который в соответствии свходным управляющим кодом подключен к его вы- ходу, на выходе блока управления задержкой появляется импульс единичного уровня, длительность которого равна длительности импульса, поступающего на входную шину 1 устройства.Так как работа схемы преобразования периода в двоичный управляющий код и сдвиг входных импульсов в сдвиговом регистре 15 происходят параллельно во время, то должны выполняться условия42 Тэгфз зь+ ее+ м+++ ягде й - время задержки элемента 2задержки,"Т - период следования импульсовгенератора 13 фТ - время задержки переключенияэлемента И 5- время задержки переключениятриггера 8,1 - время задержки переключенияэлемента И 6,й, - время задержки переключениясчетчика 12С ц - время задержки переключениябуферного регистра 14;время задержки переключениямультиплексора 16,Таким образом, каждый импульс,поступающий с выхода элемента 2 задержки, оказывается задержанным напериод на выходе блока управлениязадержкой.Переход блока управления задержкой в исходное состояние происходитпо срезу выходного прямоугольногоимпульса, поступающего с выходнойшины 16 устройства на С-вход триггера 10, Триггер 10 взводится и сразуже сбрасывается, так как его прямойвыход связан с его К-входом, формируя "короткий" единичный импульс,который переводит в исходное состояние триггер 9, счетчик 12 и буферныйрегистр 14,Таким образом, предлагаемое устройство позволяет преобразовывать впрямоугольные импульсы серии импульсов с различным периодом следованияимпульсов, так как параметры устрой1383473 Формула изобретения Составитель С,ЕрмаковТехред Я,Ходанич Корректор Л. Пили едактор В.Бугренков ко каз 1/53ВНИИПИ Госупо делам35, .Москва, Ж 928 Подписноенного комитета СССРений и открытийушская наб., д. 4/5 Тираж дарств изобре -35, Р Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 ства не зависят от периода следованияимпульсов входной серии. Преобразователь серии импульсов в прямоугольный импульс, содержащий входную шину, соединенную с входом элемента задержки, элемент И, выход 10 которого соединен с Б-входом триггера первый вход - с выходом дифференцирующей цепи и первым входом элемента ЗАПРЕТ, а второй вход - с вторым входом элемента ЗАПРЕТ, выход которого соединен с К-входом триггера, выход которого соединен с выходной шиной, о т л и.ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей путем обес" печения возможности преобразования входных серий с изменяющимся перио" дом следования импульсов, в него введен блок управления задержкой, со" держащий первый н второй элементы 25 И, первый, второй и третий триггеры, счетчик импульсов, сдвиговый регистр, буферный регистр, генератор тактовых импульсов и мультиплексор, выход которого является выходом блока управляемой задержки и соединен с входом дифференцирующей цепи, информационные входы мультиплексора, кроме нулевого, соединены с соответствующимивыходами сдвигового регистра, нулевой информационный вход - с общейшиной, а входы управления - с соответствующими выходами буферного регистра, С-вход которого соединен синверсным выходом первого триггера,информационные входы - с соответствующими выходами счетчика импульсов,а К-вход- с К-входом счетчика импульсов, К-входами второго и третьеготриггеров и прямым выходом третьеготриггера, С-вход которого являетсяпервым входом блока управляемойзадержки и соединен с выходной шиной,Э-вход сдвигового регистра, являющийся вторым входом блока управляемой,задержки, соединен с выходом элемента задержки и вторым входом элемента И, а С-вход - с выходом генератора импульсов и первым входом первого элемента И, выход которого соединен с С-входом счетчика импульсов,а второй вход - с прямым выходом пер"вого триггера и С-входом второготриггера, инверсный выход которогосоединен с первым входом второгоэлемента И, второй вход которого,являющийся третьим входом блокауправляемой задержки, соединен свходной шиной, а выход - с С-входомпервого триггера.