Дешифратор рекуррентных последовательностей

(51) М. Кл, Н ОЗК 13/258 Государственный комитет Совета Министров СССР по делам изобретенийи открытий(54) ДЕШИФРАТОР РЕКУРРЕНТНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕИ Яф иЯеэЕЯ у И =.Ж-/1 ЮУ 8-гг У 6 =ИВЕФ =ИВП-ко - гг,1,Ю -к,М-п; Ю =Уй -к 9 И-л 25 Изобретение относится к импульсной технике, предназначено для обработки и передачи данных и может быть использовано, например, в устройствах обмена служебными командами по каналам связи в автоматических системах управления.Рекуррентную последовательность, генерируемую регистром с логической обратной связью, можно рассматривать как булеву функцию вида где у - значения функции в фиксированные моменты времени Д+ - логическая операция отрицание равнозначности,Данная функция является периодической, максимальный период составляет 2" - 1 тактов.Известно устройство 11 для дешифрации указанных последовательностей путем проверки входной информации на соответствие закону формирования рекуррентной последовательности, при этом входная информация у 1 с помощью регистра задерживается на Й и и тактов и поступает на схему, осуществляющую логическую операцию отрицание равнозначности5 Далее сигналы г 1 сравниваются с входнойинформацией на схеме сравнения, осущест вляющей также операцию отрицание равнозначности 15 После схемы сравнения сигналы И подаются на интегратор, выход которого является выходом дешифратора. Отсутствие единиц в последовательности Ю в течение т тактов при наличии информации на входе дешифра тора свидетельствует о том, что входная информация является рекуррентной последовательностью вида Однако известное устройство обеспечиваетдешифрацию рекуррентной последовательности только на одной, заранее установленной, 30 скорости передачи.(5) 45 Так как Ю = й - л -л УЕ -Р -50 Вместс с тем, в автоматизированных системах управления при ухудшении качества каналов связи возникает необходимость понижать скорость передачи команд, например передавать служебные команды по стандартным каналам тональной частоты не на скорости 1200 бод, а на скорости 600 бод.С целью обеспечения возможности работы на двух кратных скоростях передачи без соответствующего изменения в два раза тактовой 10 частоты дешифратора в нем входы второго сумматора по модулю два подключены к отводам 2 А и 2 п сдвигового регистра,Сущность предлагаемого изобретения состоит в том, что для рекуррентных последова тельностей вида Я =к к ЮМп -"Я Як У 1 грг (2) 25При задержке исходной последовательностивыражения (1) на Й тактов справедливо выражение (2).Аналогично исходная последовательность выражения (1), задержанная на и тактов, может быть представлена выражением Суммируя по модулю два выражения (3) и 40(4), получим У 1 - к ЮУ 8 -л = У 1 - 2 к ЮУЮ - к - л ЮЮ - . - и " У 8 - Гл то из выражения (5) получим м-я -г ей-л =Ю-гк Эн - гл Таким образом, регистр с логическими об ратными связями с разрядов 2 А и 2 и может быть использован в качестве дешифратора рекуррентной последовательности вида у 1=у 1 - к(+)у 1 - п при скорости передачи, равной тактовой частоте дешифратора. При скорости передачи в два раза меньшей, чем тактовая частота дешифратора, каждая информационная единица преобразуется в приемном - устройстве в комбинацию вида 10, а каждый О - в комбинацию вида 65 400, поэтому 2 п-разрядный регистр с логическими обратными связями с разрядов 2 Й и 2 п может рассматриваться как п-разрядный регистр с логическими обратными связями разрядов Й и п, если скорость передачи в два раза меньше, чем тактовая частота дешифратора.На фиг, 1 показана блок-схема предлагаемого устройства; на фиг. 2 - пример использования этого устройства в приемнике служебных команд и контрольных тестов аппаратуры управления.Предлагаемый дешифратор содержит регистр 1, схемы 2 - 4 сложения по модулю два, интеграторы 5 и 6.При скорости передачи, равной тактовой частоте дешифратора, устройство позволяет осуществлять проверку входной информации на соответствие закону формирования рекуррентной последовательности вида- У - М - гк Е У - гл,которая идентична последовательности вида ,И - И к .Ю - л При скорости передачи в два раза меньшей, чем тактовая частота дешифратора, устройство также осуществляет проверку входной информации на соответствие закону формирования рекуррентной последовательности вида В регистре 1 логические обратные связи осуществляются, например, с разрядов 1 - 6, 1 - 7, 1 - 10 (фиг. 2), Выходы интеграторов 4-1 - 4-р являются выходами дешифраторов р рекуррентных последовательностей для одной (более высокой) скорости передачи. В приведенном на фиг. 2 примере выход интегратора 4-1 является выходом дешифратора последовательности у 1=у 1 - 7(зу 1 - 10 с периодом 2 ф - 1=1023 тактов.Выходы интеграторов 4-2, 4-3,4-р являются выходами дешифраторов рекуррентных последовательностей у 1=у 1 - 5 Яу 1 - 9 (период 2 - 1 =511 тактов), последовательностей у=у 1 - ЗЕ) у 1 - 7 (период 2 - 1=127 тактов) и последовательностей у 1=у 1 - 4(+)у 1 - 7 (пери.од 2 - 1 = 127 тактов) соответственно.Выходы интеграторов 6=1 - 6=о являются выходами дешифраторов рекуррентных последовательностей для двух скоростей передачи, а именно: дешифратор 6-1 для последовательности у 1=у 1 - 3(+)у 1 - 5 (период 2" - 1=31 такт); дешифратор 6-2 для последовательноти у 1=у 1 - 1(+)у 1 - 3 (период 2 - 1=8 тактов); дешифратор 6-3 для последовательности у 1=у 1 - 1у 1 - 4 (период 24 - 1=15 тактов); дешифратор 6-д для последовательности у 1=у 1 - 2 Яу 1 - 5 (период 2 - 1=31 такт),Б 35731 Вход Фиг,7 фЙ 1703 б 1 дРЮОф 7 РюОРО 3для йно 5 скоростпиЛб,ббпр. и Ф Аулбй/ дРюьф,О(ухРОРЗ ии юУуУ снарасщяхЕСЕЛб Таким ОбразОм Обеспечивается Бозм 02 кность дешифрации р рекуррептных последогательностей для одной скорости и г 1 последовательностей для двух скоростей передачи. Формула изобретенияДешифратор рекуррентных последовательностей, в котором входной сигнал подан на вход регистра сдвига и на первый вход первого сумматора по модулю два, второй его входподключен к выходу второго сумматора по модулю два, первый вход последнего подключен к выходу регистра сдвига, а выход первого сумматора по модулю два подключен к входу интегратора, о т л и ч а ю щ и й с я тем,что, с целью обработки сигналов при скоростях пер;дачи информации кратных двум припеи:мснпой тактовой частоте регистра сдвига,регистр сдвига выполнен 2 п разрядным, а второй вход второго сумматора по модулю дваподключен к 2 й отводу регистра сдвига, где ии Й определяются характеристическим уравнением образующего полипом а принимаемойМ-последовательности.10 Источники информации, принятые во внимание при экспертизе,1. Ф. Г, Гордон, Л. Х, Нурмухамедов О фазировании датчиков испытательных тестов.Вопросы радиоэлектроники, сер. Х 1, 1965,15 вып. 6.