Устройство для управления памятью

) (11) 54557 51) 4 7/О ОПИСАНИЕ ИЗОБРЕТЕН н во СССР 1975. СССР 1978.ЕНИЯ ПА я к Вычисли 1 ть исполь1 х цифровыхегистрирую-. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ УПРАВМЯТЬЮ(57) Изобретение относитстельной технике и может бзовано в автоматизированнизмерительных системах, р щих информацию, относящуюся к одному;или к нескольким одновременным процессам. Цель изобретения - расширение области применения устройства засчет оперативного перераспределенияпамяти между потоками информации, ре.гистрируемой при многоканальных измерениях с изменяемым числом каналовПоставленная цель достигается тем,что в устройство, содержащее регистр 1числа, регистр 2 адреса, дешифратор 3адреса, формирователь 4 управляющихсигналов, блок 5 задания режима работы, первый счетчик 6 адреса, второйсчетчикадреса, первый и второйэлементы ИЛИ 8 и 9, Формирователь 10 щ1254557управляющих сигналов, регистр 11 уста- полнения, Буферное запоминающее уст-, новки логической единицы, ключ 12, ройство дает возможность реализовать управляющие шины 13-23, блок 24 па- весь набор вариантов распределения мяти, введены коммутатор 25 и блоки объема памяти между изменяемым коли и 27 формирования сигналов пере- чеством процессов. 1 ил., 1 табл,Изобретение относится к вычислительной .технике и может быть использовано в автоматизированных цифровыхизмерительных системах, регистрирующих информацию, относящуюся к одномуили к нескольким одновременным про.цессам, и использующих ЭВИ для обработки зарегистрированных данных,Цель изобретения - расширение области применения устройства за счетоперативного перераспределения памятимежду потоками информации,регистрируемой при многоканальных измерени, ях с изменяемым числом каналов.На чертеже изображена блок-схемаустройства,Устройство содержит регистр 1 числа, регистр 2 адреса, дешифратор 3адреса, формирователь 4 управляющихсит%алов, блок 5 задания режима работы, первый счетчик 6 адреса, вкоторый введены дополнительные разряды, количество которых равно количеству разрядов второго счетчикаадреса, второй счетчик 7 адреса, первый элемент 8 ИЛИ, второй элемент9 ИЛИ, формирователь 10 управляющихсигналов, регистр 11 установки логической единицы, ключ 12, управляющие шины 13-23, блок 24 памяти, коммутатор 25 адресных шнн, первый 3блок 26 формирования сигналов переполнения первого счетчика адреса,второй блок 21 формирования сигналов переполнения второго счетчйкаадреса и управляющие входы 28 устройства,Устройство обеспечивает три режима работы; "Запись", "Контроль" и"Считывание".О Перед началом работы кодовый сигнал от управляющего входа 28 устройства устанавливается на управляющих входах коммутатора 25 и вторыхвходах блоков 26 и 27 формирования15 сигналов переполнения.Так как первые информационныевходы коммутатора 25 подсоединены.выход) первого счетчика 6 адреса,20 вторые информационные входы коммутатора подсоединены ко всем разрядам(второй выход) второго счетчика 7 ад.реса, то с помощью управляющего кодового сигнала коммутатора 25 выби 25 рает только те разряды счетчиков 6и 7, которые должны быть подключеныдля формирования кода адреса к стар"шим разрядам (второй вход) регистра 2 адреса. Переключательная функЮ ция коммутатора 25 представлена втаблице.1254 557 Использование разрядов первого 6 и второго 7 счетчиковадреса для Формирования кода адреса в зависимости отколичества регистрируемых процессов Номера разрядов регистра 2 адреса и счетчика 6 Количествоиспользованных КоличествоиспользованныхразряКоличество регистрируемых разрядовсчетчика 6 процессов до всчетчика 7 и О 6 6 и1 7 (1 р) 6 2,и2 7 (2 р) 7 (1 р) 6 и3 7(Зр) 7(2 р) 7(1 р) 6 16 и4 7(4 р) 7(Зр) 7(2 р) 7(1 р) 6 Если, например, на управляющемвходе.28 устройства установлен управляющий кодовый сигнал, соответствующий восьми процессам, то коммутатор 25подключит к регистру 2 адреса триразряда счетчика 7 и (и) разрядасчетчика 6, где н - общее количестворазрядов регистра 2 адреса, Если жетребуется регистрировать только одинпроцесс, то по соответствующему этомуслучаю управляющему сигналу, установленному на входе 28, коммутатор 25отключит от регистра 2 адреса все 4разряды счетчика 7 и подключит вседополнительные разряды счетчика 6,Таким образом, вся информационнаяемкость блока 24 памяти,. которая со"ответствует разрядам регистра 2 адОреса, в первом случае полностью рас-,пределяется между данными восьмипроцессов, а во втором случае полностью используется для записи данных только олиного процесса,Поскольку управляющий кодовый сигнал устанавливается на втором входепервого блока 26 формирования сигнала переполнения первого счетчика 6адреса и на втором входе второго блока 27 формирования сигнала переполнения второго счетчика 7 адреса, сигналы переполнения вырабатываютсяблоками 26 и 27 по сигналам толькотех разрядов счетчиков 6 и 7, которые оказываются логически подключенными к первым входам блоков 26 и 27упомянутым управляющим кодовым сигналом от входа 28 устройства,В предлагаемом примере по управляющему кодовому сигналу, соответствующему восьми регистрируемым процессам, блок 27 будет Формировать сигнал переполнения тогда, когда логические единицы установятся только в первых трех разрядах счетчика 7, Логические сигналы остальных старших разрядов счетчика 7 не будут влиять на работу блока 27, Э этом же случае сигнал переполнения будет. сформирован блоком 26 тогда, когда логические единицы установятся в 1,2(й) и (и) разрядах счетчика 6. Логические сигналы Ь), (н) и н -го1254557 разрядов счетчика 6 не будут влиять на работу блока 26, В другом примере, когда на управляющем входе 28 устройства устанавливается управляющий кодовый сигнал, соответствующий одному регистрируемому процессу, блок 27 не будет вырабатывать сигналов переполнения, так как все разряды счетчика 7 будут логически отключены от первого входа блока 27, В то же вре О мя блок 26 сформирует сигнал переполнения после установления логичес-, ких единиц во всех И разрядах счетчика 6. 15Установленный на входе 28 устройства управляющий кодовый сигнал, соответствующий требуемому количествуодновременно регистрируемых процессов, сохраняется неизменным во всехтрех режимах, Порядок формированиякода адреса в каждом из указанных режимов полностью соответствует томупорядку, который обеспечивается прототипом, что сохраняет все достоинства последнего и в предлагаемом уст,Ройстве,Предлагаемое устройстве может быть реализовано на интегральных микросхемах типа ТТЛ, например, серии 155. Коммутатор 25 адресных шин и блоки 26 и 27 формирования сигналов переполнения соответственно счетчика 6 и счетчика 7 могут быть построены на основе применения комму- З 5 таторов 155 КП 7, Дополнительные разряды первого счетчика адреса 6 могут быть собраны с использованием интегральных микросхем 155 ИЕ 7.т40 Преимуществом предлагаемого уст-ройства по сравнению с базовым (прототипом) является то, что оно всегда обеспечивает перераспределение всего объема блока памяти между тем 45 изменяемым количеством процессов; которое фактически подлежит регистрации, т,е, устройство-прототип обес печивает фиксированное распределение информационного объема блока памяти - выполняет функцию, которая может быть представлена какой-либо одной строкой в приведенной таблице, Предлагаемое устройство дает возможность реализовать весь набор вариан тов распределения объема блока памяти, представленный всеми строкавя упомянутой таблицы. Формула изобретения Устройство для управления памятью, содержащее регистр числа, информационные. входы и выходы которого являются соответствующими входами и выходами устройства, дешифратор адреса, выходы которого являются адресными выходами устройства, регистр адреса, выходы которого подключены к информационным входам дешифратора адреса, выходы которого являются адресными выходами устройства., первый счетчик адреса, первый выход которого подключен к первому входу регистра адреса,. второй счетчик адреса, первый вход которого подключен к первому входу первого счетчика адреса и к первому выходу первого формирователя управляющих сигналов, второй вход первого счетчика адреса подключен к второму входу второго счетчика адреса и к второму выходу первого формирователя управляющих сигналов, третий выход первого формирователя управляющих сигналов подключен к управляющим входам регистра числа и дешифратора адреса, блок задания режима работы, первый и второй выходы которого подключены к первым входам соответственно первого и второго элементов ИЛИ, третий выход блока задания режима работы подключен к первому входу ключа, . выход которого подключен к второму входу первого элемента ИЛИ и к первому входу второго формирователя управляющих сигналов, выходы первого и второго элементов ИЛИ подключены к третьим входам соответственно первого и второго счетчиков адреса, второй вход второго элемента ИЛИ подключен к второму входу второго формирователя управляющих сигналов, выход которого является управляющим выходом устройства, регистр установки логической единицы, выход которого подключен к четвертому выходу второго счетчика адреса, о т л и ч а ю щ е - е с я тем, что, с целью расширения области применения устройства за счет оперативного перераспределения памяти между потоком информации, оно содержит коммутатор и первый и второй блоки формирования управляющих сигналов переполнения, первые входы которых подключены к соответствующим счетчикам адреса, вторые входы блоков формирования управляющих сигналов пе1254557 Составитель В.ГордоноваТехред Л.СердюковаРедактор М.Петрова Корректор С. Шекмар Заказ 4727/56 Тираа 543 ВНИИПИ Государственного комитета СССР по делам изобретений.и открытий 113035, Москва, Ж"35, Раушская наб., д, 415Подписное Производственно-полиграфическое предприятие, г.умгород, ул. Проектная, 4 . реполнения являются управляющими входами устройства и подключены к управляющим входам коммутатора, информационные выходы которого подключены квторому выходу первого счетчика адреса, выход коммутатора подключен к второму входу регистра адреса, выходы .первого и второго блоков формированиясигналов переполнения подключенысоответственно к второму входуключа и к второму входу второгоэлемента ИЛИ.