Патенты с меткой «сверточном»

Номер патента: 496690

Опубликовано: 25.12.1975

Авторы: Бонч-Бруевич, Скопинцев

МПК: H04L 7/08

Метки: двоичном, кодировании, сверточном, синхронизации, цикловой

...соединенные счетчик 8 объема выборки, формирователь 11 импульсов установки. нуля подключен к одному из входов элемента ИЛИ 12, выход которого через последовательно соединенные триггер 13 и форми рователь 10 соединен с входом блока 1 и непосредственно с входом порогового счетчика9, второй вход которого подключен к выходу блока 5 для обнаружения ошибок, а выход - к второму входу триггера 13, кроме 10того, к входу "сброс" счетчика 8 объемавыборки и к второму входу элемента ИЛИ 12подключен ключ 14 начальной установкинуля.1Устройство работает следующим образом. 15Принимаемые устройством из канала связи информационная и проверочная последовательности поступают одновременно науправляющие входы ключей 3 и 4, на вторые входы которых поступают...

Номер патента: 511717

Опубликовано: 25.04.1976

Авторы: Бонч-Бруевич, Скопинцев

МПК: H04L 7/08

Метки: двоичном, кодировании, сверточном, синхронизацмм, цикловой

...символов Т (Д)1 (Д) 6 (Д), (где 6 (Д) - порождающий полином сверточного кода),Коммутатор 2 объединяет последовательности символов 1(Д) и Т (Д) в общуюпоследовательность символов Р (Д), которая,проходя через канал связи 3, вносящего шумовые последовательности символовН ( В ) и М ( Э ), разделяется 151на две последовательности символовЕ (Д) = 1 (Д) Ф М (Д) и Р (Д)12( + - операция суммирования по модулюдва).Если декоммутирующий блок 4 декодирующего устройства 8 работает синхронно скоммутатором 2, то блок для обнаружения 2 фошибок 5 формирует синдром Я (Д),собразуя проверочную последовательностьсимволов по принятой последовательностисимволов Е (Д) с последующим суммированием ее по модулю два с последовательностью символов Р...

Номер патента: 1008921

Опубликовано: 30.03.1983

Авторы: Королев, Купеев

МПК: H04L 7/08

Метки: двоичном, кодировании, сверточном, синхронизации, цикловой

...совпадения,На чертеже приведена структурная электрическая схема предлагаемого устройства.Устройство содержит" коммутатор 1, формирователь 2 проверочной последо 08921 г вательности, формирователь 3 синдромной последовательности, первый блок 4 совпаденИя пороговый счетчик 5 формиУ рователь 6 запрещающих сигналов формирователь 7 тактовых импульсов, счесть. чик 8 объема выборки, счетный триггер 9,второй блок 10 совпадения и формирователь 11 временного интервала .перезаписи. Устройство работает следующим об разом.Входная кодовая последовательность разделяется в коммутаторе. 1 на инфор-. мационную и проверочную последовательности. Символы информационной последовательности следуют на входформирователякоторый вырабатываетиз этих сигналов...

Номер патента: 1062881

Опубликовано: 23.12.1983

Авторы: Королев, Купеев

МПК: H04L 7/08

Метки: двоичном, кодировании, сверточном, синхронизации, цикловой

...4 совпадения, пороговый счетчик 5 Формирователь б запрещающихсигналов, формирователь 7 тактовых 45импульсов, счетчик 8 объема выборки,счетный триггер 9 второй блок 10совпадения, формирователь 11 временного интервала перезаписи третий,четвертый и пятый блоки совпадения 12-14, инвертор 15, дополнительный счетный триггер 1 б, регистр 17,сдвига, и мажоритарный элемент 18.1Устройство для цикловой синхронизации при двоичном сверточном55кодировании работает следующимобразом,Принятая кодовая последовательность в коммутаторе 1 разделяетсяна информационную (или информационные и на проверочную (или проверочные) последовательности. Символыинформационной последовательностипоступают на вход Формирователя 2проверочной последовательности, 65 где из...

Номер патента: 1662012

Опубликовано: 07.07.1991

Автор: Злотник

МПК: H03M 13/23

Метки: коде, несистематическом, обнаружения, ошибок, сверточном

...элементарного блока и начало считывания (проверки) определяется импульсом частоты следования элементарных блоков. Блок 12 синхронизации обеспечивает синфазное считывание сигналов с блока 1 памяти и дешифратора 14 для формирования проверок )1, 52.Блок 12 синхронизации выдает последовательности тактовых импульсов на первый выход 18, импульсы с частотой следования элементарных блоков - на второй выход 19, импульсы адресов считывания - на третий выход 20 (фиг,2), Импульсы на выходе 19 обеспечивают запись входных данных в блок 1. Счетчик 13 ведет последовательный счет импульсов с выхода 20 до тех пор, пока дешифратор 14 после формирования последнего адреса считывания сбросит счетчик 13 в исходное состояние сигналом на четвертом выходе 24....