Устройство для цикловой синхронизации при двоичном сверточном кодировании

(осудА ОТБенн 1 Й номитет сссРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТИРЬПИ ОАНИЕ ИЗОБР(71) Минский радиотехнический институт(56),1. Авторское свидетель РР 496690, кл. Н 04 (, 7/08,2, Авторское свицетельстпо заявке Ф 3277516/18-09,кл. Н 04 (, 7/08, 198 Г (прототип) .(54)(57) УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ ПРИ ДВОИЧНОМ СВЕРТОЧНОМКОДИРОВАНИИ, содержащее последовательно соединенные коммутатор, Формирователь проверочной последовательности, Формирователь синдромной последовательности, первый блок совпадения, пороговый счетчик и Формирователь запрещающих сигналов, к второму входу которого подключен Формирователь тактовых импульсов черезсчетчик объема выборки, выход которого подсоединен к второму входу порогового счетчика, последовательносоединенные счетный триггер, второйблок совпадения и Формирователь временного интервала перезаписи, приэтом второй вход второго блока совпадения объединен с входом счетчикаобъема выборки и подключен к информационному входу коммутатора, второйвход которого является входом устройства, второй выход коммутатораподсоединен к второму входу Формирователя синдромной последовательности,а к второму входу первого блока совпадения подключен инверсный выходсчетного триггера, о т л и ч а ющ е е с я тем, что, с целью повышения помехоустойчивости при наличипакетов ошибок, введены третий блоксовпадения и последовательно соединенные регистр сдвига, мажоритарныйэлемент, инвертор, четвертый блоксовпадения, дополнительный счетныйтриггер и пятый блок. совпадения,выход которого подсоединен к дополнительному входу коммутатора, а второй вход объединен с первым врегистра сдвига и подключен кформирователя запрещающего сивторой вход регистра сдвига одинен с вторым входом четвертогоблока совпадения, первым входом третьего блока совпадения, и подключен к выходу счетчика объема выборки, при этом второй вход третьего блока совпадения объединен сосчетным входом дополнительногосчетного триггера и подключен к выходу мажоритарного элемента, а инверсный выход дополнительного счетного триггера подключен к своемуинформационному входу, причем выход Формирователя временного интервала перезаписи подсоединен к установочному входу счетного триггера,счетный вход которого подключенк выходу третьего блока совпадения, а инверсный выход,подсоединен к своему информационному входу.Изобретение относится к электросвязи и может использоваться для цккловой синхронизации н аппаратуре повышения достоверности передачи данных в системах сбора и обработки дискретной информации, сигналов цифрового радио и теленизион ного вещания при кодировании их сверточными кодами с пороговжл блоком декодиронания.Изнестно устройство для цикловой синхронизации при двоичном сверточком кодировании, содержащее последовательно соединенные запрещающий блок, коылутатор, ключи, блок обнаружения ошибок, блок исправления ошибок. а также последовательно соединенные блок Формирования тактовых импульсов, счетчик объема. выборки, Формирователь кмпульсон установки нуля, элемент ИЛИ, пороговый счетчик, триггер к формирователь запреща 1 ощих импульсов, ныход которого подсоединен к втооому входу запрецающего блока, выход блока формкрованкя тактовых импульсов подсоединен к входу запрещающего блока, а второй гход порогового счетчкка подключен к выходу блока обнаружения ошибок.Недостатками данного устройства являются сравнительно большое время вхождения в синхронизм и невысокая надехность работы устООйст ва так как прк переключении ключей первоначальнымк, т,е, принятымк проверочными символамк будут заполнены блок обнаружения ошибок и блок исправления ошибок, и в течение н 1 тактов (где И 1 - лакскмальная степень поро 1 даощего полкнома,( будут Ошибочно Формироваться символь. Скндромной последовательности, которые фиксируются пороговым счетчиком к тем сам=и увеличивается вероятность ложного срабать 1- ванкя устройс ва цккловой скнхро нкзацик, следовательно, увеличивается время вхождения в скнхронкзм.Наиболее близким техническим решением к изобретению является устройство для цикловой синхронизации при двоичном сверточком кодировании, содержащее последовательно соединенные коммутатор Формрователь проверочной последов;:.:тельностк Формирователь синдромной последовательности первый блок совпадения, пороговый счетчик и Формирователь запрещающих скгна" лов, к второму входу которого подкт:ючен Формирователь тактовых им-. пульсов через счетчик объема выборки, выход которого подсоединен к второму входу порогового счетчика, последовательно соединенные счетный триггер, второй блок совпадения и Формирователь временного интервала перезаписи, прк этом второй вход нторого блока совпадения объединен с нходом счетчика объема ныборки и подключен к информационному входу коммутатора, второй вход которого является входом устройства, второй выход коммутатора подсоединен к второму входу формирователя синдромной последовательности, а к нторому входу первого блока совпадения подключен инверсный выход счетного триггера, к счетному входу которого подключен выход формирователя временного интервала перезаписи, а к установочному входу подключен ныход счетчика объема выборки, причем ныход формирователя запрещаюцих сигналов подсоединен к третьему входу коммутатора.Недостатками известного устройства для цикловой синхронизации при двоичном сверточном кодировании являются недостаточная надежность точность) достоверности выделения с гнала срыва синхронизма из-за исключения синдрома из у символов при анализе синдромной последовательности, когда не происходит перезапись информации н формирователе проверочной последовательности, а также низкая помехоустойчивость работы устройства цккловой синхронизации прк двоичном сверточнол кодировании при возникновении в канале связи пакетов ошибок .Цель изобретения - повышение помехоустойчивости прк наличии пакетов ошибок.Поставленная цель досткгается тэм, .то в устройство для цикловой синхронизации прк двоичном сверточном кодировании, содержащее последовательно соединенные коммутатор, формирователь проверочной последовательности, Формирователь синдромной последовательности, первый блок совпадения, пороговый счетчик к Формирователь запрецающкх сигналов, к второму входу которого подклю:ен Формирователь тактовых импульсов через счетчик объема ныбор". ки, выход которого подсоединен к второму входу порогового счетчика, последовательно соединенные счетный триггер, второй блок сонпадения к формирователь нре 1 ленного интервала перезаписи, при этом нторой вход второго блока совпадения объединен с входом счетчика объема выборки и подключен к информационному входу коммутатора, второй вход которого является входом устройства, второй выход коммутатора подсоединен к второму входу Формиро гОб 2881вателя синдромной последовательности, а к второму входу первого блокасовпадения подключен инверсный выход счетного триггера, введены третий блок совпадения и последовательно соединенные регистр сдвига, мажоритарный элемент, инвертор, четвертый блок совпадения, дополнительныйсчетный триггер и пятый блок совпадения, выход которого подсоединенк дополнительному входу коммутатора, а второй вход объединен с первым 30 входом регистра сдвига и подключенк выходу Формирователя запрещающегосигнала, второй вход регистра сдвигаобъединен с вторым входом четверто-го блока совпадения, первым входомтретьего блока совпадения, и подключен к выходу счетчика объемавыборки, при этом второй вход третьего блока совпадения объединенсо счетным входом дополнительногосчетного триггера и подключен к выходу мажоритарного элемента, а инверсный выход дополнительного счетного триггера подключен к своему 25информационному входу, причем выход Формирователя временного интервала перезаписи подсоединен к установочному входу счетного триггера,счетный вход которого подключенк выходу третьего блока совпадения,а инверсный выход подсоединен ксвоему информационному входу.На чертеже представлена блок-схема устройства для цикловой синхронизации при двоичном сверточномкодировании,Устройство для цикловой синхронизации при двоичном сверточномкодировании содержит коммутатор 1,Формирователь 2 проверочной последовательности, Формирователь 3 синдромной последовательности, первыйблок 4 совпадения, пороговый счетчик 5 Формирователь б запрещающихсигналов, формирователь 7 тактовых 45импульсов, счетчик 8 объема выборки,счетный триггер 9 второй блок 10совпадения, формирователь 11 временного интервала перезаписи третий,четвертый и пятый блоки совпадения 12-14, инвертор 15, дополнительный счетный триггер 1 б, регистр 17,сдвига, и мажоритарный элемент 18.1Устройство для цикловой синхронизации при двоичном сверточном55кодировании работает следующимобразом,Принятая кодовая последовательность в коммутаторе 1 разделяетсяна информационную (или информационные и на проверочную (или проверочные) последовательности. Символыинформационной последовательностипоступают на вход Формирователя 2проверочной последовательности, 65 где из принятых информационных символов формируется проверочная последовательность, которая поступает на один из входов Формирователя 3 синдромной последовательности, на второй вход которого с коммутатора 1 поступает принятая проверочная последовательность," производится формирование синдромной последовательности. При наличии цикловой синхронизации ветвей коммутатора 1 и отсутствии ошибок в информационной последовательности Формируется нулевая синдромная последовательность, при наличии ошибок в информационной последовательности формируется ненулевая синдромная последовательность. Число ненулевых символов определяется видами порождающих полиномов и характером ошибок в канале связи.При отсутствии цикловой синхронизации ветвей коммутатора 1 формирователь 2 проверочной последовательности образует проверочную последовательность, отличную от переданной, и в формирователе 3 синдромной последовательности формируется ненулевая синдромная последовательность; в этом случае число ненулевых символов в синдромной последовательности больше.Сформированная синдромнея последовательность через первый блок 4 совпадения поступает на вход порогового счетчика 5, Если же по окончании времени анализа число ненулевых символов синдромной последовательности превысит выбранный порог, то на выходе порогового счетчика 5 появится импульс, свидетельствующий об отсутствии цикловой синхронизации или ложном срабатывании цикловой синхронизации. Импульсы с выхода порогового счетчика 5 поступают на вход формирователя б запрещающих сигналов, который вырабатывает импульсы сдвига, запрещающие прохождение импульсов тактовой частоты в коммутаторе 1, что соответствует перераспределению (сдвигу) ветвей информации в коммутаторе 1,формирователь временного интервала анализа, определяющий число ненулв вых символов в синдромной последовательности, выполнен в виде счетчика 8 объема выборки.Импульсы сдвига с выхода формирователя б запрещающих сигналов поступают одновременно .на вход блока 14 совпадения и на вход регистра 17 сдвига, тактирование которого производится импульсами с выхода счетчика 8 объема выборки.По заполнении импульсами регистра 17 сдвига мажоритарный элемент 18 производит анализ содержимогорегистра 17 сдвига. Если число кенуленых симнолов загисанных в ре-;гистре 17 сдвига превысит порог. тона выходе мажоритарного элемента18 поянляется логическая единица,.Логическая единица высокий уровень) с выхода мажоритарного элемента 18 поступает одновременно касчетный вход второго счетного триггера 16, на вход инвертора 15 и капервый вход блока 12 совпадения,При этом второй счетный триггер 16устанавливается в состояние "Единица" (логическая единица или в 1;,сокий уровень на прямом выходе 1, обесВпечивая тем самым прохождение импуль са сдвига через блок 14 совпаденияна коммутатор 1 и переро.спределе.ние ,сдвиг) ветвей информации в коммутаторе 1. ВЬ 1 ходной сигнал с инвертора 15 лотический коль или 7 анизкий уровень), поступающий на входблока 13 совпацения блокирует 1 за 1прещает) прохождение импульсов сброса со счетчика 8 объема ныбор 1 и наустановочный вход второго счеткого 25триггера 16,Одновременно Выходной сигнал мажоритарного элемента 18 (логи 1 ескалединица или высокии уровень) о крывает блок 12 совпадения и обеспечи" :,Овает прохо 11 дение импульсон сбросаот счетчика 8 объема выбор;и Н 1 асчетный вход перного счетного триг,Гера 9, устанавливая ео а состо;-ние "Единица 1 логи 1 еская едини 1ца 1 ли Высокий уровень па прямомВыхОДе триггера) . Сит на 1 ом с ин.версного выхода первого счетноготриггера 9 запирается б 1 ок 4 соь .падения прекращая тем самым поступление синдромной 1.1 оследонательнос 4 Дти на вход порогового счетчика 5,.а сигналом с прямого выхода первого счетного триггера 9 Открываетсяблок " 0 совпадения и импульсы тактоной частоты от Форм.1 ровате 111," 7тактовых импульсов г оступают кавход Формиронателя 11:аременкогоинтервала перезаписи и регисар Фор мирователя 2 проверочкой последовательности. Производится перезаписьинформации Формирователя 2 проверочной последовательности от ранеепринятой информации перед началомследующего этапа поиска. цикловойсинхронизации. По заполнении Формирователя 11 временнкого иктерва"ла перезаписи сигналом с его выхода первый счетный триггер 9 уста. -навливается в нулевое состояние1,логический ноль или низкий уровень на прямом выходе). Импульсомс прямого выхода запирается блок10 совпадения, а сигналом с инверсного выхода открывается блок 4 совпадения, обеспечивая поступлениек о импульсов синдромной последователь":;10 сти на ВхОд пОроГОВОГО счетч 1".(а 5,РассмотрекнЫй алгоритм поискаповторяется при отсутствии цикловой синхронизации до установленияциклового синхрониэма.Таким образом, н предлагаемомустройстве цикловой синхронизацииисключение синдрома из,в символов1 где В - длина регистра сдвига Формирователя 2 проверочкой последоВательности) из анализа синдромнойпоследовательности происхоциттолько лишь при наличии импульсалогической единицы) с выхода мажоритарного элемента. 18, снидетельстнующего об отсутствии или срывециклоной синхронизации. Следовательно, ис 1 лючение из анализа синдромной последовательности - симво 11 оа только лишь на время перезаписиинформации в Формирователе 2 проверочной последовательности повышаетТОЧНОСТЬ И ДОСТОВЕРНОСТЬ ВЫДЕЛСния сигнала отсутствия или срынаслнхронизма,При установлении циклового синхронизма с выхода мажоритарногоэлемента 18 логический ноль низкий уровень) поступает одковременнона счетный вход счетного триггера1 б на вход иннертора 15 и на первый вход блока 12 совпадения. Инвертированный сигнал 1 логическаяединица или высокий уровень), пос-упающий на. Вход сброса блока " 3совпадения, разрешает 11 рохожцениеи 1 пУльсов сбРоса от счетчико. 8 объема выборки на установочный аходсчетного триггера 1 бь, счетныйв риггер .б устанавливается(1 огический ноль или низкий уровень)с прямого Выхода счетного триггера16 пр 1 изводится блокировка пэохождеНКЯ К;ПУЛЬСОВ СДВИГо. С ЫХОда ФОРмиронателя о запрещающих сигналовчерез блок 14 совпацения ка управля 1 ощи 111 нхсд коммутатора 1.Та:им образом, производится блоКИРОВ.(о. ИМПУЛЬСОВ СДВИГа ВОЗ НИКающих В результате ложных срабатываний устройства цикловой синхронизации и обеспечивается тем самым повышение Г 1 омехоустойчивости работыустройства. цикловой сикхронизацииили удержание правильной фазы циклоной сикхрокизации ветвей коммутаторапри наличии ошибок.Одновременно выходнь 1 м сигналом мажоритарного элемекта 18 обеспечивается блокировка прохождения импульсов сброса от счетчика 8 объема выборки через блок 14 совпадения на счетный вход первого счетного триггера 9. В результате этого первый1062881 Составитель Т. ПоддубнякРедактор Н, Данкулич Техред Т.Маточка Корректор Г. Решетник Эаказ 10262/59 Тираж 677 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж,. Раушская наб., д. 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 счетный триггер 9 остаетоя в нулевом состоянии (на прямом выходе - логический ноль) . С инверсного выхода данного триггера 9 на вход блока 4 совпадения поступает логическая единица и обеспечивает прохождение на вход порогового счетчика 5 символов сиидромной последовательности на всем интервале анализа.Таким образом, исключение из анализа В символов синдромной последователвности только лишь на время. перезаписи информации в формирователе проверочной последовательности повышает вероятность выделения сигна ла отсутствия или срыва синхронизма,Технико-экономическая эффективность предлагаемогоустройства заключается в том, что при ложных срабатываниях устройства цикловой синхронизации обеспечивается удержание состояния синхрониэма до тех пор, пока число ложных срабатываний не превысит порог устанавливаемый мажоритарным элементом. Благодаря этсму результирующая вероятность ложных тревоги :у ", уменьшится, где Ж 9 ц - вероятность ложных тревог О устройства цикловой синхронизации,1 К- выбранныйпорог, т.е. обеспечивается повышение помехоустойчивости работы устройства цикловой синхронизации заключающееся в повышении 15 вероятности удержания правильнойфазы цикловой синхронизации ветвей коммутатора при наличии ошибок.