Устройство синхронизации цифровыхсигналов

Союз Советских Социалистических РеспубликОп ИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ Н 04 1 3/06(23) Приоритет- (32) 28.01.7 7 (31) 7702415 (33) Франция Государственный комитет СССР по делам изобретений и открытий(54 ) УСТРОЙСТВО СИНХРОНИЗАЦИИ ЦИФРОВЫХ СИГНАЛОВ дов адресов, счетчик считывания кодов адресов и три элемента И, а также блок кодов идентификации, блоксинхронизации, детектор кодов, блоккодирования, дополнительный блок памяти, первый и второй регистры сдвига, датчик времени, при этом в каждой из п.входных цепей тактовый выходпреобразователя кода подключен ковходу счетчика записи кодов адресов и через блок управления .записи -к управляющим входам селектора кодаадресов и блока памяти, выход которого через счетчик подключен к соответствующему входу мультиплексера,выходы счетчика записи кодов адресови счетчика считывания кодов адресовподключены через селектор кода адресов к соответствующим входам блокапамяти и через соответствующие элемЬнты И ко входам выходного элемента И, выход которого подключенк соответствующему входу мультиплек"сера, выход которого через детекторкодов подключен ко входам блока синхронизации и блока кодов идентифика-,.ции, выходы которых через последовательно соединенные дополнительный,блок памяти и первый регистр сдвига подключены к одному иэ входов вреИзобретение относится к электросвязи и может быть использовано в телефонных сетях связи с временным уплотнением.5Известно устройство синхронизации цифровых сигналов, содержащее И входных цепей, каждая из которых состоит из последовательно соединенных преобразователя кода и блока памяти, причемо выходы и входных цепей подключены ко входам мультиплексера, а также временной коммутатор 1 ,Однако известное устройство синхронизации имеет узкий диапазон компенсации фазовых сдвигов.Цель изобретения - расширение диапазона компенсации фазовых сдвигов между полученными тактовыми сигналами и местными тактовыми сигналами.Для этого в устройство синхронизации цифровых сигналов, содержащее и входных цепей, каждая из которых состоит из последовательно соединенных преобразователя. кода и блока памяти, причем выходы и входных цепей подключены ко входам мультиплексера, а также временной коммутатор, введены в каждую входную цепь селектор кода адресов; блок управления записи, счетчик записи ко(61) Дополнительный к патенту - .менного коммутатора, к другому входукоторого подключен соответствующийвыход мультиплексера через второйрегистр сдвига, и к соответствующимвходам блока кодов идентификации иблока кодирования, выходы которогоподключены к соответствующим входамблока синхронизации и блока кодовидентификации, причем выходы датчика времени подключены к управляющимнходам блока управления записи, счетчика, счетчика считывания кодов адресов в каждой из и входных цепей,а также к управляющим входам мультиплексера, временного коммутатора,дополнительного блока памяти, первого и второго регистров сдвига.Кроме того, блок управления записи выполнен в виде двух последовательно соединенных триггеров типа О, купранляющим входам которых подключенвыход делителя частоты непосредственно и через инвертор соответственно,к сигнальному входу первого триггера подключен выход тактового генератора, который подключен к одному из входов элементон И, включенных на выходах второго триггера, а выходы элементов И подключены ко входам элемента ИЛИ.Блом управления записи выполненсна триггере, выходы которого подключены к одному из входов элементов И,к другим входам которых и к одномуиз входов триггера подключен выходтактового генератора, а выходы элементов И подключены ко входам элемента ИЛИ.Блок сдвига кодов выполнен в видедвух декодиронщикон, выходы которыхподключены ко входам элемента И,причем на входы одного из декоди"ровщиков поданы сигналы кода адреса записи, а на входы другого - сигналы кода адреса считывания.На фиг. 1 представлена структурная электрическая схема предложенного устройства, на фиг. 2 и 3 - 45варианты выполнения блока управления записина фиг. 4-6 - временные диаграммы, поясняющие работублока управления записи, на фиг.7временная диаграмма распределениякодов разверток в цикле входных сигналов,Устройство синхРонизации содержит и входных цепей 1, каждая из которых состоит из блока 2 памяти,селектора 3 кода адресов, преобразователя 4 кода, блока 5 управлениязаписи, счетчика б записи кодов адресов, счетчика 7 считывания кодовадресов, блока 8 сдвига кодов, состоящего из элементов И 9 и 10 (могут 60быть выполнены в виде декодировщиков 9 и 10), выходного элемента И 11и счетчика 12, а также мультиплексвра 13, временной коммутатор 14, детектор 15 кодов, блок 16 синхрони- Я зации, блок 17 кодов идентификации,дополнительный блок 18 памяти, блок19 кодирования, первый регистр 20сдвига и второй регистр 21 сдвига,датчик 22 времени. Блок управлениязаписи (фиг.2) состоит из триггеров 23 и 24 типа О, элементов И 25и 26, элемента ИЛИ 27, делителя 28частоты, инвертора 29 и тактового генератора 30. Блок управления записи (фиг.3) состоит из триггера 31,элементов И 32 и 33, элемента ИЛИ 34и тактового генератора 35.Устройство работает следующим образом.На вход каждой из и входных цепей,выполнение которых идентично, поступают импульсно-кодовые сигналы, содержащие как это показано на фиг.7,в каждом Тц цикле тридцать дна временных интервала Тб, Т,.Ту,причем длительность каждого из нихтакова, что они передают восемь последовательных двоичных элементов,причем временной интервал То в каждом цикле используется для того,чтобы передать код одной из двухразнерток. Код одной развертки образован последовательностью двоичных элементов х 0011011, где двоичный элемент ( х) означает, что еговеличину не следует принимать во внимание, а в коде другой развертки,образованной последовательностьюх 1 хххххх только один второй дноичныи элемент является значащим. Каждый временной интервал, занимающийн кодах разверток одно и то же место, определяет канал .Входные сигналы поступают навход преобразователя 4 каждой из ивходных цепей, который осущетсвляет перекодирование принятых сигналов, причем на первом выходе формируются сигналы, перекодированныев двоичный код, а на втором выходевыделяются восстановленные тактовые сигналы, т.е,сигналы, синхронные с входными сигналами,Преобразованные н двоичный кодсигналы (фиг.4 н, 5 в) регистрируются в блоке 2 памяти, причем длязаписи сигналов в блок 2 памяти предусмотрен счетчик б записи кодовадресов, на вход которого поступаютвосстановленные тактовые сигналы спреобразователя 4 кода, а для считывания - счетчик считывания кодов 7адресов, на вход которого поступает последовательность с выхода датчика 22 времени. Кроме того, с блоком 2 памяти соединен блок 5 управления записи, обеспечивакций возможность записи сигналов, по крайнеймерв, на двух тактах Т и Т(фиг.4 а,фиг,5 а) цикла, длительность которо-,го Т, и вход селектора 3 кода адресов, который исходя из кодов, формируеькх счетчиками б и 7 записи исчитывания кодов адресов, выдает соответствукщий код на входы кодов адресов блока 2 памяти.Кроме того, между выходами счетчиков б и 7 записи и считывания кодов адресов включен блок 8 сдвига кодов, выполненный в виде двух элементов И 9 и 10, выходы которых подключены ко входам выходного элемента И 11, обеспечивающий сближение или разделение кодов, вырабатываемых счетчиками б и 7. записи и считывания кодов адресов, чтобы между ними оставался определенный промежуток времени.Выход. блока 2 памяти соединен со входом счетчика 12, который обеспечивает считывание на другом такте Тс цикла (фиг.4 а, фиг. 5 а), причем сигналы сдвига поступают на счетчик 12 с выхода датчика. времени в момент Тс (фиг. 4 л, фиг.5 л).С вы хода счетчика 12 преобразованный в параллельный код сигнал через последовательно соединенные мультиплексер 13 и второй регистр 21 сдвига поступает на вход временного коммутатора 14. На управляющие входы мультиплексера 13 и временного коммутатора 14 поступают сигналы с датчика 22 времени. Во время цикла уплот-нения вход мультиплексера 13 пооче. редно подключается к различным выходам счетчика 12 каждой из п входных цепей. Мультиплексер ЧЗжподключен ко входу детектора 15 кодов, выход которого подключен к блоку 16 синхронизации и к блоку 17 кодов идентификации, выход которого подключен к дополнительному блоку 18 памяти, сигналы с выхода которого через первый регистр 20 сдвига поданы на временной коммутатор 1440Блок управления записи (фиг.2) состоит из последовательно соединенных триггеров 23 и 24, которые под действием сигнала, поступающего на вход Н (фиг. 4 г, фиг, 5 г) пере дают на выход сигнал, имеющий на входе О (фиг. 4 б, фиг. 5 б), Выход Ю триггера 23 соединен со входом О триггера 24, выходы Я и 9 которого соединены соответственно с первымивходами элементов И 25 и 2 б, выходы которых соединены со входами элемента ИЛИ 27. На вторые входы элементов И 25 и 26 поступают соответственно сигналы с выхода тактового генератора 30 (фиг. 4 з, и, фиг. 5 з, и), каждый из которых соответствует моменту записи Т и Т 2.Вход Н триггера 23 соединен с выходом делителя частоты 28 на четыре, а вход Н триггера 24 соединен ц) с выходом инвертора 29, вход которого подключен к выходу делителя 28 часторы, На вход делителя 28 частоты ,поступают восстановленные тактовые сигналы, а на вход О триггера 23 65 поступают сигналы с датчика 22 времени (фиг. 4 б, фиг, 5 6,).На фиг. 4 изображены временные диаграммы, поясняющие работу блока управления записи для случая, когда ритмполученных сигналов является болеебыстрым, чем ритм местных тактовыхсигналов.На фиг. 4 а показано распределение моментов записи Ти Тд и моментов считывания Тсвнутри цикла, дли"тельность которого равна Т.В момент С одновременно имеютместо переход сигнала (фиг. 46), который подан на вход Р триггера 23, ипереход сигнала (фиг.4 г), поданногона вход Н. В течение времениЮсигнал (фиг. 4 д) на выходе триггера яв"ляется неопределенным (заштрихованная эона), и после этого сигналпринимает какое-либо значение 11"или "0". В случае, представленномна Фиг. 4 д,он принимает значение"1", В момент с происходит возрастание перехода сигнала (фиг. 4 е)таким образом, что на выходе триггера 24 сигнал принимает значениесигнала (фиг. 4 д), а именно ф 1 ф,.причем возрастание перехода сигнала(фиг. 4 е) происходит значительнопозднее того момента, когда происходит явление "91оси".В случае, представленном на Фиг.4,сигнал (фиг. 4 ж) до момента симел значение "О", элемент И 25(фиг. 2) был открыт, а элемент И 26закрыт и на выходе блока управлениязаписи 5 имелся сигнал (Фиг. 4 к),который был ничем иным, как сигналом (Фиг. 4 з), в момент с происходит изменение значения сигнала (фиг.4 ж) так, что за один цикл такта происходит запись в блок 2 памяти вмомент времени Т, и Т.Поскольку ритм полученных сигналов является более быстрым, чем ритм местных тактовых сигналов, возрастающий Фронт сигнала (фиг, 4 г), который в момент времени с, соответствует нисходящему фронту сигнала (фиг, 4 б), в момент су соответствует восходящему фронту этого сигнала, в этот момент опять имеет место явление "у 1 есЛ", что указано заштрихованной зоной, Если допустить, что в конечном итоге сигнал (фиг. 4 д) принимает значение "Оф, то в момент с, когда происходит восходящий переход сигнала (фиг, 4 е), сигнал (фиг. 4 ж) принимает значение фО", в результате чего на выходе блока управления эа" писи появляются импульсы сигнала (фиг, 4 з), причем каждый из импульсов этого сигнала соответствует двоичному элементу входного сигнала.Фиг. 5 относится к случаю, когда длительность двоичных элементов превышает длительность одного цикламестного такта. До момента в, когда происходит переход сигнала (фиг, 5 е) значение сигнала (фиг. 5 д) на выходе триггера 23 равно "1", так же как и значение сигнала (фиг, 5 ж) на выходе триггера 24, это подразумевает, что выходной сигнал блока 5 управления записи является сигналом (фиг. 5 з,к) в момент ся, когда происходит восходящий переход сигнала (фиг. 5 е), значение сигнала (фиг, 5 б) равно "1", сигнал на выходе триггера 23 сохраняет таким образом значение "1", и в функционировании не происходит никакого изменения. В момент си переходы сигналов (Фиг. 5 г,б) происходят одновремен но и имеется возможность возникновения явления "91 си". Время, когда это явление может произойти, представлено как и .на фиг. 4 заштрихованной зоной. Допустим, что по истече- Щ нии этого отрезка времени сигнал (Фиг. 5 д) принимает значение "0", когда происходит восходящий переход сигнала (Фиг, 5,е) в моментф, сигнал (фиг. 5 ж) принимает значение "Оф и на выходе блока 5 управления записи оказывается сигнал (Фиг.5 з) В этом случае записи в цикле времейи Т местного такта не было.Блок 8 сдвига. кодов выполнен в риде двух декодировщиков 9 и 10 (элементы И), ко входам которых подключены выходы счетчиков 6 и 7, записи и считывания кодов адресов, которые выдают два кода, разделенных на определенную величину после детектирования совпадения двух сигналов на выходах декодировщиков 9 и 10.Различные выборки цифровых сигналов, поступающих на временной ком мутатор 14, должны быть когерентными, т.е. соответствовать определенному временному интервалу. Для того, чтобы в момент, когда 45 счетчик 12 соединен, например,с временным коммутатором 14, восемь двоичных элементов, содержащихся в счетчике 12, соответствовали определенному временному интервалу, введен детектор. 15 кодов, который формирует сигналы, поступакзцие на блок 16 синхронизации, Формирукщий сигналы, касающиеся его состояния и регистрируемые в дополнительном блоке 18 памяти, на выходе которого подключен первой регистр 20 сдвига, содержащий значения выходных сигналов блока 16 синхронизации предшествующего цикла. Причем для определения состояния блока синхронизации на другие его входы поступают сигналы с выходов блока 19 кодирования и мультиппвксвра 13 и сигналы предшествующего цикла, поступакзцие с выхода первого регистра 20 сдвига. 65 Блок кодов идентификации формирует в двоичной форме код идентификации выборки, поступающий на временной коммутатор 14. Идентификациясостоит в определении по отношениюкода развертки интервала, в которомрасположена данная выборка, в частности код 000000 соответствует интервалу Т, код 000001 - интервалу Т,т.е, при каждом цикле уплотнения коды получают увеличение на одну единицу, В то время, когда имеется потерясинхронности, необходимо воздействовать на указанный блок таким образом, чтобы выходные коды были правильнымиБлок кодирования 19 вырабатываетсигналы, которые формируются путемдекодирования соответствующих кодов,поступающих с выходов первого регистра 20 сдвига,На фиг. 3 представлен второйвариант выполнения блока 5 управления записи для случая, когда явление"9 1 гсЬ" имеет малую длительность посравнению с периодами восстановленных сигналов. Этот блок выполненв виде триггера 31, который управля-ет разделяющей цепью, образованнойэлементами И 32 и 33 и элементомИЛИ 34.На фиг. 6 показаны временныедиаграммы работы данного узла, причем обозначения совпадают с обозначениями на фиг. 4 и 5.Сигнал (фиг. б в) является сигналом восстановленных тактовых сигналов. Моменты, когда изменяется значение сигнала (фиг. б д), выдаваемоготриггером 31, определены восходящимиФронтами сигнала (фиг, б в) и значение сигнала (фиг, б д) зависит отзначения, которое имеет в эти моментысигнал (фиг. б б). Этот сигнал(фиг. б д) определяет, каким будетсигнал (фиг. б и) или (Фиг. бз),поданный на выход, блока управления записи.Отметим, что в этом последнем случае явление "дйсй" не может прево)шать длительности промежутка времени Г, протекающего между восходящими фронтами (фиг. б в) и восходящимифронтами сигнала (Фиг. бк),Формула изобретения1. Устройство синхронизации цифровых сигналов, содержащее п входных цепей, каждая из которых состоит из последовательно соединенных преобразователя кода и блока памяти, причем выходы и входных цепей подключены ко входам мультиплексера, а также временной коммутатор, о т л и ч а ющ е е с я твм, что, с целью расширения диапазона компенсации фазовых сдвигов, введены в каждую входную цепьселектор кода адресов, блок управлениязаписи, счетчик записи кодов адресов,счетчик считывания кодов адресов итри элемента И,а также блок кодовидентификации, блок синхронизации,де-:тектор кодов, блок кодирования,дополнительный блок памяти, первый и второйрегистры сдвига, датчик времени, приэтом в каждой из и входных цепейтактовый выход преобразователя кодаподключен ко входу счетчика записикодов адресов и через блок управления записи - к управляющим входамселектора кода адресови блока памяти, выход которого через счетчикподключен к соответствукщему входумультиплексера выходы счетчика записи кодов адресов и счетчика считывания кодов адресов подключены черезселектор кода адресов к соответствующйм входам блока памяти и черезсоответствующие элементы И ко входам Овыходного элемента И, выход которогоподключен к соответствующему входу.мультиплексера, выход которого черездетектор кодов подключен ко входамблока синхронизации и блока кодовидентификации, выходы которых черезпоследовательно соединенные дополнительный блок памяти и первый регистр сдвига подключены к одному извходов временного коммутатора к дру- Згому входу которого подключен соот-ветствующий выход мультиплексерачерез второй регистр сдвига, и ксоответствующим входам блока кодовидентификации и блока кодирования,выходы которого подключены к соответствующим входам блока синхронизации и блока кодов идентификации,причем выходы датчика времени подключены к управляющим входам блокауправления записи, счетчика и счетчика считывания кодов адресовв каждой из и входных цепей, а также к управляющим вяодам мультиплек"сера, временного коммутатора, дополнительного блока памяти первогои второго регистров сдвига.2. Устройство по п,1, о т л и ч аю щ е е с я тем, что, блок управления записи выполнен в виде двух по"следовательно соединенных триггеровтипа О, к управляющим входам которыхподключен выход делителя частотынепосредственно и через инвертор соответственно, к сигнальному входупервого триггера подключен выход тактового генератора, который подключенк одному из входов элементов И, включенных на выходах. второго триггера,а выходы элементов И подключены ковходам элемента ИЛИ,3. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок управления записи выполнен на триггере, выходы которого подключены к одному извходов элементов И, к другим входамкоторых и к одному из входов триггера подключен выход тактового генератора, а. выходы элементов И подключены ко входам элемента .ИЛИ.4. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок сдвигакодов выполнен в виде двух декодировщиков, выходы которых подключеныко входам элемента И, причем на входы одного из декодировщиков поданысигналы кода адреса записи, а на входы другого декодировщика поданы сигналы кода адреса считывания,Источники информации принятые во внимание нри экспертизе 1. Сопипцйас 1 оп ей Еессопдце 1975, Р 51, ОсйоЬге, в 2 й (прототип).831092 фи Ь/ Й г) еь(о+3) ед Тц Тю Т Ф 7 КХХХХУ ШШШ опиг ираж 698 ПП Патент", г. Ужгород, ул. Проектн филиал ИИПИ Заказ 2683/1 1 1 г,7 писн