Устройство для отображения информации на газоразрядной индикаторной панели

(71) Конструкторское бюро Лира(56) Авторское свидетельство СССРЬЬ 1406635, кл. 6 09 О 3/28, 1985.Авторское свидетельство СССРМ 1675935, кл. О 09 О. 3/28, 1989.(54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИИНФОРМАЦИИ НА ГАЗОРАЗРЯДНОЙ ИНДИКАТОРНОЙ ПАНЕЛИ(57) Использование: в вычислительной техник Инрормцццонныейй(-3 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗ К АВТОРСКОМУ СВИДЕТЕЛ системах сбора и отображения информации. Сущность изобретения: устройство содержит.; два блока оперативной памяти 6, 16, блок постоянной памяти 7, блок управления режимом отображения 15, блок управления 8, блок формирования синхроимпульсов 9, два регистра данных 10,14, два регистра управления 11, 13, блок преобразования информации 12, блок выбора строк 5, две группы ключей 2, 4, сдвиговый регистр 1, газоразрядную индикаторную панель 3 8-6-9-12-1-2 - 3, 8-7, 8-1-6, 8-15-7, 15-6, 8 - 13 - 8, 8-11-10-12, 8-14 - 8, 11-9, 11- 5-4 - 3, 9-1, 11-14. 6 ил,информационными входами-выходами блока управления 8, первый вход блока форми рования синхроимпульсов 9 соединен с 10 15 20 25 записи адреса строки регистра управления11, второй управляющий вход дополнительного регистра управления 13 соединен с 30 35 дополнительного регистра управления 13 и 40 45 50 Изобретение относится к автоматике ивычислительной технике и может быть использовано в системах сбора и отображения информации.. Цель изобретения - расширение области применения за счет обеспечения возможности редактирования отображаемойинформации.На фиг, 1 изображена функциональнаясхема устройства для отображения информации на газоразрядной йндикэторной панели; на фиг. 2- алгоритм программытерминала; на фиг. 3 - алгоритм отображения строкиинформации на ГИП; на фиг. 4 -алгоритм программы приема входной информации; на фиг. 5 - функциональная схема блока управления; на фиг, 6функциональная схема блока управлениярежимом отображения,Предлагаемое устройство для отображения информации на газоразрядной индикаторной панели включает в себя сдвиговыйрегистр 1 (фиг. 1), ключи первой группы 2,газоразрядную индикаторную панель 3,ключи второй группы 4, блок выбора строки5, блок оперативной памяти 6, блок посто. янной памяти 7, блок управления 8, блокформирования синхроимпульсов 9, регистр данных 10, регистр управления 11,блок преобразования информации 12, дополнительный регистр управления 13, дополнительный регистр данных 14, блокуправления режимом отображения 15, дополнительный блок оперативной памяти 16,выходы сдвигового регистра 1 соединены совходами ключей второй группы 2, выходыкоторых соединены с вертикальными шинами газоразрядной индикаторной панели 3,горизонтальные шины которой соединены свыходами ключей второй группы, входы которых соединены с выходами блока выборастроки 5, управляющие и информационныевходы-выходы блока управления 8 соединены соответственно с информационными иуправляющими входами-выходами блокаоперативной памяти 6, управляющими и информационными входами блока постоянной памяти 7, информационными иуправляющими входами дополнительногоблока оперативной памяти 16, информационные и управляющие входы регистра уп-равления 11 соединены соответственно синформационными и управляющими входами-выходами блока управления 8, информационные входы регистра данных 10 5соединены с информационными входамивыходами блока управления 8, информационные входы дополнительного регистрауправления 13 соединены с управляющимивходами-выходами блока управления 8, информационные входы и выходы дополнительного регистра данных 14 соединены с управляющими входами-выходами блока управления 8, второй вход соединен с выходом записи данных регистра управления 11 и со вторым входом регистра данных 10, тактирующий выход соединен со входом записи сдвигового регистра 1, первый, второй выход соединены с первым, вторым входом блока преобразования информации 12,группа информационных входов которого соединена с информационными выходами регистра данных 10, выходы четной и нечетной информации соединены с информационными входами сдвигового регистра 1,информационные и управляющие входы- выходы блока управления 8 являются входами устройства, группа информационных входов-выходов блока управления соединена с входами блока выбора строки 5, управляющий вход которогосоединен с выходом третьим выходом регистра управления 11,выход дополнительного регистра управления 13, соединен с входом прерывания блока управления 8 и управляющим входом блока управления режимом отображения 15, второй выход регистра управления 11 соединен с первым управляющим входом управляющим входом дополнительного регистра данных 14, управляющие выходы блока управления 8 соединены с информационными входами блока управления режимом отображения 15, первый выход блока управления режимом отображения 15 соединен с входами разрешения выборки блока оперативной памяти 6 и блока постоянной памяти 7, второй выход блока управления режимом отображения 15 соединен с входом разрешения выборки дополнительного блока оперативной памяти 16, третий выход соединен с одним из информационных. входов-выходов блока управления 8.Устройство работает следующим образом. По включению питания процессор блока управления 8 (микросхема 1806 М 2) 17 (см, фиг, 5) по процедуре безадресного чтения считывает начальный вектор из адресов 000000, 000002, Эта процедура сопровождается выработкой сигнала СЕЛ из группы управляющих выходов, который поступает на блок управления режимом отображения 15 см, фиг. 6), собранный на1781698 10 15 20 25 30 35 40 45 50 55 триггере режима (533 ТМ 2) 25 и магистральном усилителе (559 ИП 1) 24. По этому сигналу триггер режима устраивается в единичное положение, снимается сигнал разрешения выбора с блока дополнительной оперативной памяти 16. Информация считывается из адресов 000000, 000002 системной области памяти блок оперативной памяти 6, блок постоянной памяти 7). По сигналу ОТВЕТ, из группы управляющих выходов, триггер режима переходит в нулевое положение, сигнал разрешения выбора снимается с блоков системной области памяти 6, 7.По адресу 000000 располагается начальный адрес программы, по адресу 000002 слово состояния процессора, восьмой разряд которого определяет режим работы процессора. При установленном восьмом разряде процессор блока управления 8 работает в системном режиме.В этом режиме установка адреса на информационных входах-выходах сопровождается сигналом СЕЛ из группы управляющих выходов, что обеспечивает подключение системных блоков памяти 5, 6.При нулевом значении .восьмого разряда слова состояния, процессор работает в пользовательском режиме, сигнал на выходе СЕЛ отсутствует, триггер режима находится в нулевом положении, с блоков системной области памяти снимается сигнал разрешения выборки.В польэовательском режиме процессор блока управления 8 обрабатывает программы, находящиеся в адресном пространстве пользователя, в том числе стандартное программное обеспечение, например операционную систему РАФОС. Совместимость со стандартным программным обеспечением в части отображения информации обеспечивается введением дополнительного регистра управления 13 и дополнительного регистра данных 14 со стандартными адресами терминала 177564, 177566., Дополнительный регистр управлении 13 выполнен на микросхемах 533 ТР 2, 533 ЛАЗ, соединенных последовательно. Единичное плечо 533 ТР 2 является выходом, На вход установки в единицу 533 ТР 2 поступает сигнал записи по адресу 177566, выделенный в регистре управления 11. На первый вход микросхемы 533 ЛАЗ поступает сигнал выбора адреса 177564 с регистра управления 11, на второй вход микросхемы 533 ЛАЗ поступает сигнал ДЧТ с управляющих входов-выходов блока управления 8. В ыход микросхемы 5 ЗЗЛАЗ соединен с входом установки в ноль микросхемы 533 ТР 2. Дополнительный регистр данных 14 выполнен на микросхеме 533 ИР 22,Информационные входы микросхемы 533 И Р 22 дополнительного регистра данных 14 соединены с информационными входами-выходами блока управления 8. Вход записи соединен с выходом записи по адресу 177566 регистра управления 11, выходы соединены с информационными входамивыходами блока управления 8.Отличительной особенностью дополнительного регистра управления 13 является то, что при записи информации в дополнительный регистр данных 14, в дополнительном регистре управления 13 по совпадению выбора адреса 177566 и сигнала ДЗП иэ управляющих входов-выходов блока управления 8, на выходе вырабатывается сигнал останова, Этот сигнал поступает на вход прерывания блока управления 8 и на один из входов магистрального усилителя 24 блока управления режимом отображения 15. По этому сигналу, поступающему на процессор блока управления 8 17 через элемент ИЛИ 18, процессор приступает. к процедуре безадресного чтения адреса вектора прерывания 000170, При этом вырабатываются сигналы ДЧТ, СЕЛ из группы управляющих выходов, которые поступают на вход элемента И 23. Результирующий сигнал с выхода элемента И 23 поступает на второй вход магистрального усилителя 24 блока управления режимом отображения 15 и с его выхода в определенный разряд информационных входов-выходов блока управления 8, например восьмой разряд. Установка восьмогоразряда меняет адрес вектора прерыванияпо сигналу с выхода дополнительного регистра управления 13 с 000170 на 000570. Процессор блока управления 8 осуществляет чтение вектора из адресов 000570, 000572 системной области памяти т.к. сигналом СЕЛ из группы управляющих выходов триггер режима блока управления режимом отображения 15 был установлен в единичное положение и снял сигнал разрешения выборки для дополнительного блока оперативной памяти 16. В слове состояния по адресу 000572 установлен. восьмой разряд, что переводит процессор блока управления 8 в системный режим работы, При этом обрабатывается программа из системной области памяти, адрес которой указан в ячейке 000570. Блок-схема программы изображена на фиг. 2.Таким образом, при выдаче кода символа в дополнительный регистр данных 14 из программы пользователя процессор блока управления 8 переходит в системный режим и производит отображение этого символана ГИП, после чего возвращается к продолжению программы пользователя,Для повышения быстродействия отображения больших массивов информации в состав стандартных дисплейных команд введена дополнительная команда с кодом 006. С помощью этой команды пользователь может заменить посимвольную выдачу информации через дополнительный регистр данных 14, выдачей массивов информации.В этом случае выдача информации для отображения осуществляется следующим образом. Программа пользователя записывает в адреса 000576-000604 дополнительного блока оперативной памяти 16 (область используемая в ОС РАФОС для обмена информацией между программами) следующую информацию;,000576 - адрес массива отображаемой информации000600 - адрес строки экрана000602 - номер позиции в строке 000604 - количество строкЗатем в дополнительный регистр данных 14 посылается код 006. При этом процессор блока управления 8, описанным выше образом, выходит на выполнение программы, блок схема алгоритма которой приведена на фиг, 2 и выполняет ветвь алгоритма, соответствующую отображению массива информации, С помощью системной команды ЧДК, процессор блока управления 8 просчитывает из блока оперативной памяти пользователя адреса 000576- 000604, Затем осуществляет считывание информации из массива, начальный адрес которого указан в адресе 000576 и производит ее отображение на ГИП, после чего возвращается к прерванной программе пользователя.При выполнении команды НАЛТ или поступлении сигнала ОСТ из управляющих входов-выходов через элемент ИЛИ 18, процессор блока управления 8 производит безадресное чтение вектора прерывания 000170 и переходит к выполнению программы приема входной информации (см. фиг. 4), Данная программа расположена в системной области памяти восьмой разряд в слове состоянию 000172 установлен в единицу, Выдача информации на ГИП из программы приема входной информации осуществляется непосредственно через регистр данных 10 с помощью подпрограммы отображения,Блок схемы подпрограммы отображения изображена на фиг. 3. Блок управления 8 микросхема 1806 ВМ 2) обрабатывает данную подпрограмму следующим образом.Производится формирование адресамассива разложения отображаемого знака посредством смещения кода знака на три разряда влево и прибавления к нему баэо вага адреса массива разложения алфавитаАЛФ, расположенного в блоке постоянной памяти 7,Структура массива АЛФ имеет следующий вид:10 Структура массива АЛФ имеет следующий вид:ф 5 14 13 12 11 1 О 9 3 7 6 5 4 3 Охх Охх Охх Охх хххххх хххххх хххххх х х х х х х х х х х массиврааложен1-таанака х х к х х х х х х х х х х х х х ххОй О 0 .ОО ООх массивраэложениалоследнетаанака х х х х х х х х х Окххххх Охххххх Охххххх 0000000 25 где х - биты построчного разложения знакаМатрица знака имеет размерность 6 х 7.В каждой из семи строк 5 битов знака и 1бит пробела между знаками.Адрес массива разложения знака за 30 писывается в массив экранной строки ипроизводится отображение строки знаковна ГИП, При этом процессор блока управления 8 осуществляет выдачу информации текущей строки экрана, коды адресов35 массивов разложения знаков которой расположены в массиве экранной строки блокаоперативной памяти 6. Первый байт массива разложения первого знака строки выдается по адресу регистра данных 10,40 например 177572,Регистр данных 10 выполнен на шестиразрядном регистре, одна микросхема533 ТМ 9. По сйгналу запйси данных, дешифрированному в регистре управления 11,45 производится запись 6-и битов разложениязнака в регистр данных 10,Электроды ГИП имеют выводы на четыре стороны панели и объединены в шлейфыпо 126 выводов в каждом (четные и нечет 50 ные), Таким образом первая 2 и вторая 4группы ключей в свою очередь делятся начетную и нечетную группы по 128 бит, соответственно и сдвиговый регистр 1 состоитиз четной и нечетной частей по 128 бит.55 Сдвиговый регистр 1 выполнейна 16 микросхемах 134 ИР 8, соединенных последовательно. Информация с регистра данных 10поступает на блок преобразования информации 12, где производится ее преобразованиев две трехбитовые последовательности, четную и нечетную. Блок разделения информации 12 представляет собой мультиплексор, выполненный на микросхеме 1533 КП 2, Управление переключением разрядов осуществляется по сигналам, поступающим с 5 первого и второго выхода блока формирования синхроимпульсов 9."Выдача информации в регистр данных 10 представляет собой байтовую команду пересылки с косвенно регистровым мето дом адресации, которая выполняется за четыре цикла обращения к магистрали. Таким образом между циклами обращения к .магистрали, в которых производится запись информации в регистр данных 10, по мещаются три цикла обращения к магистрали, являющиеся циклами чтения. Из сигнала чтения после прихода сигнала записиданных, в блоке формирования син- хроимпульсов 9 формируются сигналы, уп равляющие записью информации в регистр сдвига 1.Три импульса чтения с тактирующего выхода блока формирования синхроимпульсов 9 поступают на вход записи регистра 25 сдвига 1, По этим импульсам в регистр сдвига 1 записываются три бита четной и нечетной информации поступающей с блока преобразования информации 12. Таким образом записываются в сдвиговый регистр 1 30 первые байты разложения знаков экранной строки.Затем процессор блока управления 8 выдает по адресу регистра управления 11, например 177570 код адреса текущей стро ки экрана. Регистр управления 11 выполнен на дешифраторе, например.на одной микросхеме 556 РТ 1 и В-Я-триггере. например 533 ТР 2, элементе И, например 533 ЛИ 1.Прошивка микросхемы 556 РТ 1 обеспе чивает дешифрацию адресов 177570, 177572, а также дешифрацию дополнительных адресов 177564, 177566. Микросхема 533 ТР 2 использована для запоминания выбора адресов 177570, 177572, 177564, 45 177566. Микросхема 533 ЛИ 1 использована для выделения сигнала записи по данным адресам.Входы микросхемы 556 РТ 1 соединены с управляющими и информационными вхо дами-выходами блока управления 8. Выходы микросхемы 556 РТ 1 соединены со входами установки в единицу микросхемы 533 ТР 2, Входы установки в нольмикросхемы 533 ТР 2 соединены с сигналом ОБМЕН 55 из группы управляющих входов-выходов блока управления 8. Выходы микросхемы 533 ТР 2 соединены с первыми входами элементов И микросхемы 533 ЛИ 1, вторые входы элементов И микросхемы 533 ЛИ 1 соединены с сигналом ДЗП из группы управляющих входов-выходов блока управления 8.Выделенный на дешифраторе сигнал записи по адресу 177570 с выхода записиадреса строки регистра управления 11 поступает на управляющий вход блока выбора строки 5,Блок выбора строки 5 представляет собой восьмиразрядный регистр адреса строки, микросхема 133 ИР 13 и два.128-миразрядных дешифратора строк, собранных на микросхеме 533 ИД 4 и 8-ми микросхемах133 ИДЗ. На вход микросхемы 533 ИД 4 поступает младший и три старших разряда кода строки, которые дешифрируются для выбора одного из восьми 16-ти разрядных дешифраторов, микросхема 133 ИДЗ, Разряды со 2 по 5 кода адреса строки поступаютпараллельно на все входы восьми дешифраторов. Выходы дешифраторов (128) подсоединены к информационным входам четныхи нечетных высоковольтных ключей второйгруппы 4. В качестве высоковольтного ключа применяется интегральная микросхема1105 КН 5 Б,Код адреса строки, находящейся на информационных входах-выходах процессораблока управления 8 по сигналу записи адреса строки записывается в регистр адресастроки, дешифрируется и поступает на одиниз 256-й входов ключей второй группы 4,В выбранной строке газоразрядной индикаторной панели 3 загораются ячейки, которым соответствуют биты регистра сдвига1, содержащие информацию.Таким образом запись отображаемойинформации в регистр сдвига 1 производится на фоне считывания кодов разложениязнака из блока постоянной памяти 7 Использование предполагаемого изобретения по сравнению с основным изобретением-прототипом, благодаря введенным дополнительному блоку оперативной памяти 16, блоку управления режимом отображения 15, дополнительному регистру данных 14 и дополнительному регистру управления 13, позволит совместить функции отображения информации на ГИП, выполняемым ранее, с функциями вычислительной системы, Применение для реализации обеих функций одного процессора. блока управления 8 улучшит массогабаритные характеристики вычислительной системы в целом,Предлагаемое устройство по сравнению с прототипом может быть использовано в ка- честве базового элемента в различных вычислительных и информационных системах, в том числе использующих стандартное программное обеспечение, например операционную систему РАФОС.При этом сохраняется быстродействие, достигнутое в прототипе. Время отображения экранной страницы в такой системе вы-. числяется по формуле:Х 24 х 7Тзкрана Тстроки Тстроки составляет 105 мкс, при этом Такрана составит 20 мкс, что дает хорошие эргономические характеристики, обеспечивающие удовлетворительный режим работы оператора.На дату подачи заявки разработана принципиальная схема, изготовлен опытный образец устройства, проведены лабораторные исследования; подтвердившие указанные результаты.Использование заявляемого технического решения для отображения информации на газоразрядной индикаторной панели по заказу 8677 планируется во втором полугодии 1990 г, в информационно-поисковой системе.Формула изобретения Устройство для отображения информации на газоразрядной индикаторной панели, содержащее блок управления, блоки оперативной и постоянной памяти, регистры данных и управления, коммутатор, ключи первой и второй групп, газоразрядную индикаторную панель, блок выбора строки, блок формирования синхроимпульсов, сдвиговый регистр, выходы которого подключены к входам ключей первой группы, выходы которых соединены с вертикальными шинами газоразрядной индикаторной панели, горизонтальные шины которой соединены с выходами ключей второй группы, входы которых подключены к выходам блока выборки строки, информационный и управляющий входы которого подключены к информационному входу-выходу блока управления и к выходу регистра управления соответственно, управляющие и информационные входы-выходы блока управления являются соответственно управляющими и информационными входами-выходами устройства и соединены соответственно с управляющими входами и информационными25 управления и с вторым выходом регистра управления, третий выход которого подклю 30 35 40 50 10 15 20 входами-выходами блоков оперативной памяти, с управляющими и информационными входами регистра данных, вход запуска бло,ка синхронизации соединен с управляющим входом регистра данных и с выходом регистра управления, а тактовый вход подключен к соответствующему выходу блока управления, первый выход блока синхронизации соединен с тактовым входом сдвигового регистра, а второй выход - с адресным входом коммутатора, выход которого соединен С информационным входом сдвигового регистра, а информационный вход подключен к выходу регистра данных, о т л и ч а ющ е е. с я тем, что, с целью расширения области применения за счет обеспечения возможности редактирования отображаемой информации, в него введены дополнительный блок оперативной памяти, блок управления режимом отображения, дополнительный регистр управления и дополнительный региСтр данных, управляющий вход которого соединен с первым управляющим входом дополнительного регистра чен к второму управляющему входу дополнительного регистра управления, информационные входы которого соединены с управляющими входами-выходами блока управления, а выход подключен к входу прерывания блока управления и к управляющему входу блока управления режимом отображения, информационные входы которого подключены к управляющим выходам блока управления, а первый и второй выходы соединены с входами разрешения выборки блоков оперативной и постоянной памяти и дополнительного блока оперативной памяти соответственно, третий выход блока управления режимом отображения подключен к одному из информационных входов-выходов блока .управления, информационный и управляющий входы дополнительного блока оперативной памяти подключены к информационным и управляющим входам-выходам блока управления соответственно, информационный вход и выход дополнительного регистра данных подключены к информационным входам-выходам блока управления,1781698 Составитель Н.СмирноваТехред М.Моргентал Корректор М,Сливк Реда кт изводственно-издательский комбинат "Патент", г. Ужго л.Гагарина, 1 Заказ 4275 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5