Устройство для синхронизации системы импульсно-фазового управления статическим преобразователем частоты

Изобретение относится к электротехнике, а именно к преобразовательной технике, и может быть использовано в системах им. пульс но-фазового управления трехфаэным статическим преобразователем частоты, работающим в условиях автономной энерго. с истем ы соизмери мой мощности.Цель изобретения - повышение точности устройства синхронизации.На фиг. 1 представлена структурная схе. ча устройства синхронизации; на фиг. 2,3 - диаграммы напряжений; нв фнг. 4, 5 - блок. схема алгоритма работы блока обработкк, данных; на фиг. 6 - структурная схема блока обработки данных; на фиг, 7 - функцио. нальная схема блока преобразования входного сигнала.Устройство синхронизации для импульс. но.фазового управления статическим преобразователем частоты содержит блок 1 преобразования входного сигнала с аналоговым входом.1, аналоговым выходом 1.2, первым 1,4, вторым 1.5 и третьим 1.3 цифровыми выходамн, элемент 2 выборки н хранения аналогового сигнала с аналоговым входом 2.1, входом 2.2 выбора режима работы и выходом 2.3, аналого-цифровой преобразо ватель 3 с аналоговым входом 3.1, входом 3,2 запуска, входом 3.3 считывания, выходом 3,4 окончания считывания и цифровым выходом 3.5, блок 4 временной задержки с тактовым входом 4.1, входом 4.2 запуска и анхо. дом 4.3, первый регистр 5 состояния с вхо-дом 5.1 стробировання, группой информационных входов 5.2 - 5,4, входом 5.5 считывания, выходом 5,6 окончания считывания н цифровым выходом 5.7, второй регистр 6 состояния с входом 6,1 установки в исходное положение, информационным входом 6.2, входом 6.6 записи, выходом 6.7 окончания записи и группой информационных выхо. дов 6.3 - 6.5, первый элемент 2 И 7, двоичный счетчик 8 с тактовым входом 8.1, входом 8.2 записи, двумя идентичными информацноннымн выходами 8.3, 8.4, входом 8.5 считыва. нил, выходом 8.6 окончания счнтыванияэапнси, цифровой компаратор 9 с входом 9.1 установки в исходное положение, информа. ционными входами 9,2, 9.4, входом 9.3 установки в рабочее положение и выходом 9.5, второй элемент 2 И 10, третий элемент 2 И 11, демультнплексор 12 с входом 12.1 управления операциеЯ ввода, входом 2,2 управле. ння операцией вывода, информационным входом 12.3, группой выходов2.4, 12.6; 12.7 управления считыванием и группой выходов 12.5, 12,8, 12,9 управления записью, ре. гистр 13 результата с информационным вы. ходом 13.1, входом 3.2 записи, выходом 13.3 окончания записи и информационным вхо. дом 3,4, элемент.5 И 14, блок 5 обработки данных с выходом 15.1 установки в исходное положение, выходом 15,2 управления опера. цней ввода, выходом 15.3 управления опе. рацией вывода, шиной 15.4 адреса, входом 15.5 окончания операций ввода-вывода и двунаправленной шиной 5,6 данных. Блок 15 содержит модуль 16 управления, модуль17 памяти данных и модуль 18 памяти ко.5 манд. Выходы установки в исходное положе.ние, управления операцией ввода, управле.иия операцией вывода, вход окончания опе.раций ввода-вывода, шина адреса, двуна.правленная шина 16 данных модуля управ.ления являются соответственно выходом 15.1 установки в исходное положение, выхо дом 15.2 управления операцией ввода, вы.ходом 15.3 управления операцией вывода, входом 15.5 околчания операций ввода вы вода, шиной 15.4 адреса и двунаправленной 15 шиной 15.6 данных блока 15,Блок 1 преобразования входного сигналасодержит первый 19 н второй 20 однополу.периодные выпрямители, сумматор 22, пер.20 выЯ 24 и второй 23 компараторн, элемент2 ИЛИ 26, источник 21 опорного напряжения и диод 25, катод которого подключен к аналоговому выходу 1.2 блока 1 преобразования входного сигнала, а анод соединен с выходом 22.4 сумматора 22, первый 22.1 и второй 22.2 входы сумматора 22 связаны соответгт.венно с первыми входами 24.1 и 23.1 первого 24 и второго 23 компараторов н подклю чены соответственно к выходам 19,2 и 20.2 первого 19 и второго 20 однополупериодннх ЭО выпрямителей, третий вход 22,3 сумматора 22 связан с вторыми входамн 24.2. 23.2 первого 24 и второго 23 компараторов н вы.ходом 21,1 источника 21 опорного напряже.ния, выходы 24,3, 23.3 первого 24 и второ.го 23 компараторов подключены со тветст- ЗЬ венно к второму 26.2 и первому 26.1 входамэлемента 2 ИЛИ 26 и первому 1,4 и второ.му 1.5 цифровым выходам блокапреоб.разовання входного сигнала, выход 26.3 элемента 2 ИЛИ 26 подключен к третьему 4 О цифровому выходу 1.3 блока 1 преобразова.ния входного сигнала, входы 9,1, 20.1 пер.вого 19 н второго 20 однополупернодных выпрямителей связаны с аналоговым входом 1.1 блока 1 преобразования входного сигнала.45 Аналоговый вход 1.1 блока 1 являетсяаналоговым входом устройства. Тактовый вход 4.1 блока 4, являющийся входом уст.роЯства, соединен с тактовым входом 8. двоичного счетчика 8 и входом 5. строби.рования первого регистра 5 состояния. Ана.логовыЯ выход 1.2 блока 1 соединен с ана.логовым входом 2.1 элемента 2. Выход 23 элемента 2 соединен с аналоговым входом 3.1 аналого. цифрового преобразователя 3.Третий цифровой выход 1.3 блока 1 соединен с входом 2,2 выбора режима работы элемен.та 2 и входом 4.2 запуска блока 4, а первый,.4 и второй 1.5 выходы соединены соответ ственно с информационными входами 5 2, 5.3 первого регистра 5 состояния. Выход 4.3 блока 4 соединен с первым входом 7.1 пер.вого 7 элемента 2 И. Информационный вы ход 6.3 второго регистра б состояния соеди. нен с вторым входоч 7.2 первого элемента 2 И 7, Выход 73 первого элемента 2 И 7 со. единен с информационным входом 5.4 пер. вого регистра 5 состояния. Инфорчационцые выходы 6.4, 6.5 второго регистра 6 состояния соединены ссютветственно с первыми вхо. дами О.1, 11.1 второго О и третьего 1 элементов 2 И. И нформа ц ионный выход 8.3 двоичного счетчика 8 соединен с информационным входом 9.2 цифрового компарато. ра 9, информационный вход 9.4 цифрового компаратора 9 соединен с информационным выходом 13.1 регистра 13 результата. Выход 9.5 цифрового компаратора 9 соединен с вторыми входами 10,2, 11.2 второго 10 и третьего 11 элементов 2 И. Выходы 103, 11.3 второго 1 О и третьего 1 элементов 2 И являются выходами устройства.Группа выходов 12.4, 12.6, 2,7 управления считыванием демультиплексора 12 соединена соответственно с входами 8 5, 3.3, 5.5 считывания двоичного счетчика 8. аналого. цифрового преобразователя 3 и первого регистра 5 состояния, Выходы 12.5, 12.9 управлецця записью демультиплексора 12 соединены соответственно с входами 6.6, 8 2 записи второго регистра 6 состояния и двоичного счетчика 8. Выход 12.8 управления записью дечультип,чексора 12 соеди. нен с входом 13.2 записи регистра 13 результата и входом 9.3 установки в рабочее положение цифрового компаратора 9 Выходы 3 4, 5 6 окончания считывания ацалого.цифро. вого преобразователя 3, первого регистра 5 состоянии и выход 8.6 окончания считывания-ззписи двоичного счетчика 8 соедин ссютветственно с входдчи 14.3, 4.2, 14.5 элемента 5 И 14. Выходы 6 7, 13 3 окончания записи второго регистра 6 состояния и регистра 13 результата ссдц ены соответственно с входачи 4.4, 4.1 элс мента 5 И 4.Информационный вход 6 второго регистра 6 состояния, пирровй выход 3.5 ана. лого. цифрового преобразователя 3, цифро. вой выход 5.7 первого регистра 5 состояния, инфорчацисшцый выход 8.4 двоичного счетчика 8, инфорчациоцный вход 13.4 регист. ра 3 результата соединены с двунапрдв. ленной шиной данных блока 15 Выход 14.6 элемента 5 И 14 соечцнен с вхдом 15.5 окон. чания оперяций ввода вьвля блока 5, Ицфорчдццонцьй вход 12 3 д чтльтцп,чек. сора 2 сгедццен с шиной 15.4,лреса бло ка 15. Выход 15.2 урзвлецця оераццей ввода блока 15 соединен с входч 12 1 управ. ления операцией вводя лечультццл ксорд 1 и входоч 3.2 зяускд дц;,ч.ццфровоо преобразователя 3. Выход 15., управления операццей выводя блокд 15 сн.дццц с вхо. дом 12.2 урдг.чецця оперяццц вывода де. мультиплексора 12 Выход 15усгацовки в исходное по.чожцце блол; 15 сдццен с входом 6.1 установки и цсх.цюесложе.цие вгорого рес истра 6 состояния и вхгдчч 9.1 угзновки в исходное положение пцфро ного ко ч и д рд тора 9.Устройство работает следующим об. разом.Входцычц сигна.чачи устройства синхро. низацци являются фязное напряжение пита. ния статического преобразователя (l, и вы. ходное напряжение датчика чятоты (l Последнее являетс я последовательностью 10 импульсов, число которых %1 за период на. пряжения Сl является величиной постоян. ной, не зависящей от частотынапряжения С 44,. Интервал вречени между двумя сосед ними ичпульсачцдатчика частоты всегда равен 2 ч/Т 1 радиан. В этом случае измере цие временных цнтрвзлов сводится к подсчету количества импульсов между двумя моментами времени. а определение соответ. ствующих тригоночетрцческих функций про. изводится по аргументу, выраженному в 15 20 Выделение неискаженных участков на. пряженця (/4, осуществляется бл коч 1. Вы. ходное напряжнне и. блок1 является, частью положитльной и стрццзтел,цнй по. луволн напряжения (.ф. лежаццх в,цопорного напряжения и. Влцчцц идыби. 55 радианах.Выходными сигналачи устройства син.хронизации являктся синхронизирукщиеимпульсы 1. 1 фиксирующие моментыперехода через ноль нсцскз жен нгго на и ря.женця (,. При этом переходу т положи.тельной полуволны к отрицательной соот.ветствует Синхроцизирующцй ичпульс 1,и переходу от отрицательной полуволны кположительной - синхронизирующии им 30 пульс 1,. Импульсы 1 1,форчируются навыходах 10.3, 11 3 второго 10 и третьего 1элечентов 2 И.Рдбстд хстройствя осхществ.чяется лвхмяповторяющимия циклзчи 1 и 2 фиг. 2).Циклы отличзются между собой только ппо35 до.чжич е.;ьностьк, зависящей оискажения нз,; яжецця Сь В кдждоч циклев момент времени 1 Фиксируется мгновенноезначение ио неискаженного ндпряжеция ЦВ дальцейшеч чочецт 1 прицичается за40 начало координат, от нос цт ель но котор ыхнеискаженное напряжение lф описываетсявыражениеч Гф=Гсп 1 н 1+11, где сl, щ,с - соответственно амп.читудцое значение,угловая частота ц начальная фаза неиска.женного напряжения. Далее в моменты вре.Г45 мени 1 и 1 отсчитываются мгновенные знд.чения и и и неискаженносо напряжения(/1, По известныч соотноцецц сяссчи.тываются амплитудное зндченц. Ьф - сlи угол л - 1. Таким обрязоч, кзжлые пол.периода осуществляется восстанв. "це ие.искаженного напряжения Сф ц предсказаниеего перехода через ноль. В цикле 1 осуществ.ляется определение и фиксация чомецта 1в цикле 2 - мочецта 1 1707707рается равной половине максичально воз. можносо амплитудного значения напряже. ния (., В этом случае мгновенные значения и отличные от нуля, принадлежат неиска. жснному напряжению Ь 4 Изчерение мгно. венного знацения напряжения исосуществ. ляется быстродействуюшич аналого-цифро. вым преобразователем Л(П 1) 3. Снижение напряжения исдо нуля может произойти в любой момент, в точ цнсле и во время процесса преобразования ЛИП 3. Элемент 2 выборки и хранения аналогового сигнала позволяет исключить возчожную ошибку преобразования.Блок 4. формирует вреченную задержку, кратную числу импульсов датчика частоты. Временная задержка необходима для отстройки от переходных процессов, связанных с окончанием процесса коммутации вентилей преобразователя и перехода элечента 2 из режима хранения к режиму выборки.Диаграммы напряжений, представ л. иные на фиг. 3, н блок схеча алгоритма ра. боты блока обработки данных на фиг. 4 и 5 поясняют работу устройства синхронизации в цикле 1 более подробно.Устройство синхронизации является частью системы управления преобразователеч и включается в работу вместе с ней К моменту включения а входе устройства присутствуют напряжения (с и Гс. При подаче питания на выходе 15.1 блока 15 формирует. ся сигнал установки в исходное положение. Этим сигналом по входу 6сб(сасываются в нулевое состояние инф. пчэционные вы. ходы 6.3 - 6.5 регистра 6 н " вход) 9 1 уста. навлнвается сс-триггер коч; аратора 9, ичи. тнруюший ситуацик %,Ф, Блок 15 осуществляет ввод данньсх с регистра 5 и выделяет значение сигналое 5.7 (1), 5 7 (2). Сигналы 5.7 (1), 5.7 (2) (фиг. 2) использу- ются блоком 15 для определения момента появления напряжения иотличного от ну. ля, его соответствия по. ожительной и сн отрицатюьной полуволнет е. для огре. деления номера канала правления.Операция ввода может произойти в любой момент вречени относнгельно напряже. ння ис . На диаграмме фи; 2 этот момент обозначен 1 в циклах 1, 2 Очевидно, гго сбор информации целесо"бразно начинять в момент 1. В этом случае для выполнения необходимйх операций блок 15 будет располагать максимально возчож ныч в)еменем. Наступление момента сос ределиется программно. Для этого блок 5 иивс ртирует информацию, полученную при первач вводе, и, используя ее как мэск, определяет мо. мент смены состояния сигналов 5.7 (1), 5.7 (2). После этого блок 15 започннает знаце. ние маски и огерацией вывода устанавлн. вает логическую единицу на выходе 6.3 ре. гистра б. Далее, повторяя операции ввода, блок 15 определяет. состоцние сигнала 5.7 (О )са Ьсходе регистра 5 После его установки в гктоинне логической единицы блок 15 осушествляет ввод значения ио с АЦП 3,.операциями вывода устанавливает нулевое значение на выходах 8.3, 8.4 двоичного счет чика 8 и сбрасывае в нулевое состояние сигнал на выходе,6,3 регистра 6.Изменение мгновенного значения и, наинтервале в один два периода С/с незначи.тельно. Отсчет второго значения и с целе.сообразно делать спустя некоторое время после отсчета ио. В связи с этим после за.вершения операции первого отсчета блок 15 выполняет подпрограмму выдержки времени, вновь устанавливает логическую единицу на выходе 6 3 регистра б и приступаетопре.15 деленнк) состояния сигнала 5.7 (О) на выходерегистра 5. При установке последнего в со.стояние логической единицы выполняется второй отсчет мгновенного значения напря.жения сс г=ссс и ссответств)юшего ему мо мента времени 1 Далее блок 15 сбрасывает в нулевое состояние сигнал на выходе 6.3 регистра 6 и приступает к выполнению рас чета величины угла с) Результат започн.нается, блок 15 вновь устанавливает логи.ческую единицу на выходе 6.3 регистра 6.25 производит ввод и и 1 и повторяет расчетОкончательное значение с; определяется каксреднее арифметическое результов двух расчетов Затем вычисляется значение Л ., и выводится в регистр 13 результата. Опера.пней вывода сигналы на выходах 6.4, 6.5 регистра 6 устанавливаются в сгктоянне, соответств) юшее значению маски, отражающей ночер канала управления. )осле этого ос)шествляется безусловный переход к на.чалу следуюгцего цикла (момент 1 на днау грамме фнг 2). Формирование сннхронизи.руюшего импульса происходит в момент ра венства Ъ ,=Ф, без участия блока 5 на выходе 0.3 элемента 10 нли 3 элечен.та 11 в зависимости от состояния их входов 01, 11 140Демультиплексор 12 и элемент 5 И 14,формируют соответствуюшие сигналы уп.равления прн операциях ввода-вывода, осушествл яе ч ы х блоком 15.Модуль 16 управления блока 15 может 45 быть выполнен, в частности, на базе микропроцессора КР 580 ВМ 80 А, генератора так.товых сигналов КР 580 ГФ 24 и системного контроллера КР 580 ВК 28 микропроцессор.ного комплекта серии КР 580, Микросхемы КР 580 ГФ 24 и КР 580 ВК 28 подключаются 50 к микропроцессору КР 580 ВМ 80 А в соот.ветствии с требованиями соответствуюшей технической документации. Прн эгом вы.ход 6.1 и вход 16.4 модчля 16 подключают.ся соответственно к выводам 1 и 3 микросхечы КР 580 ГФ 24, выходы 16.2, 16.3 моду.ля 16 подключаются соответственно к яы.водам 25, 27 микросхемы КР 580 ВК 28, а 8.разрядная двунаправленная шина дан.ных 16,5 - к выводам 13, 6, 1, 9. 5. 18, 20.7 микросхемы КР 580 ВК 28, б.разрнднаяшина 16.7 адреса подключается к выводам 25 - 27, 29 - 35, 1, 40 - 36 чнкросхечы КР 580 ВМ 80 А, В качсствс модуля 17 памяти данных и модуля 8 памяти команд могут быть при менены ссютветст вен но микросхем ы типа К 537 РУ 9 и К 573 РФ 2.По сравнению с известным устройством, содержагцим активный или пассивный фильтр, выделяющий первую гармонику сетевого напряжения, используемую в дальнейшем в качестве синхронизирующего напряжения, предложенное устройство синхронизации обеспечивает генерацию синхронмпульсов в моменты перехода через нулевое значение неискаженного сетевого напряжения, а также определение его амплитудного значения на кажлом полупериоде, что позволяет исключить компенсацию фазовой и амплитудной погрешностей, обусловленных применением фильтра, повысить точ. ность и качество управления преобразова. телем, обеспечить полное использование источников питания.Формила изобретенияУстройство для синхронизации системы импульс но.фазового управления статиче. ским преобразовг гелеч частоты, содержа. гцее аналого.цифровой преобразователь, двоичный счетчик нч ульсов, блок обработки данных с лвунан ленныч входом шины данных, выходами управления операциями ввола и вывода данных, лвунаправленный вход шины данных соединен цифровым выхолоч аналого-цифрового преобразова. теля и иформационным выходом двоичного счетчика, выход уравлення операцией ввода ссм 1 н с вх ом запуска аналого.циф. рового преобразователя, отличающееся тем, что, с целью повышен ,я точности, введены блок вреченной задержки, тактовый вход которого является вхолоч устройства. элемент выборки и хранения аналогового сигкала, первый и второй регистры состояния, цифровой компаргтор, регистр результата, лечультиплексор, элечент 5 И, первый, второй и третий элс менты 2 И, выходы последни.х двух являются выходами устройства, блок преобразованя входного сигнала, солержаший первый и рой олчополупериолные выпрями;ели, суччатор, первый н второй компараторы, элемент 2 И.гИ, источник опорного напряжения и диод, катод которогоподключен к гналпговочу выходу блока пре. образования входного с;нала, а анод соединен с выхолоч сучматора, первый и второй входы сумчатора связаны соответственно с первычн вхолачи первого и второго ком. параторов и пс 1 лключсны соответственно к выходам первого и второго плпополупериод. ных выпрямителей, третий нхол суччаторасвязан с вторыми вхолгмн первого н второго компараторов и выходом источника опорного напряжения, выходы первого н второго ком па раторов полкл ючен ы соответственно к второму и перяочу входам элемента 2 ИЛИ и первому и второму цифровым выхолач блока преобразования входного сигнала, 5 выход элемента 2 ИЛИ подключен к треть муцифровому выходу блока преобразования входного сигнала, входы первого и второго однополупериодных выпрямителей связаны с аналоговым входом блока преобразования входного сигнала, который является анало.говым входом устройства, причем аналоговый выход блока преобразования входного, сигнала соединен с входом элемента выборки и хранения аналогового сигнала, выход ко.торого соединен с аналоговым входом впало.го.цифрового преобразования, тактовый вход блока временной задерж ки соелгс входом стробирования первого регистра состояния и тактовым входом двоичного .счетчика, третий цифровой выход блбка пре.2 О образования входного сигнала соединен суправляюшим. входом элемента выборки н хранения аналогового сигнала н входом запуска блока временной задержки, первый и второй цифровые выходы блока преобра.зования входного сигнала - соответственно с первым н вторым информацнон ычн вход.да ми первого регистра состояния, вых, блока временной задержки соелннеи с пер.выч входом первого элемента 2 И, с вторым вхс 1 м которого соединен перв. й ииформа.ционный выход второго регистра состояния, выход первого элемента 2 И соединен с третьим информационным вхолоч первого регист.ра состояния, второй и третий инфорчацион.ные выходы второго, регистра состояния соответственно с первычи вхолачн второго Э 5 и третьего элементов 2 И, первый нифа;ча.цнонный выход двоичного счетчика - с пер.вым информационным входом цифрового компаратора, с вторым информационным входом которого соединен информационный 4 О выход регистра результата, выход цифрво.о компаратора соединен с вторыми вхолачи второго и третьего элементов 2 И, выходы управления считыванием лемультиплексора соединены соответственно с входами счить вания двоичного счетчика, аналого.цифро вого преобразователя и первого регистрасостояния, первый и второй выходы управле.ния записью - с вхолачи записи второго регистра состояния и двоичного счетчика соответственно. третий выход управления записью - с входом записи регистра резуль.50 тата и входом установки в рабочее положе.ние цифрового компаратора, выходы оконча.ния считывания аналого.цифрового преоб.разователя. первого регистра состояния и выход окончания считывания записи лвоич.55 ного счетчика соединены ссмтветственно спервым, вторым и третьим пхолами элечента5 И, выходы окончания записи втсрого ре.гистра состояния и регистра рс зультатасоответственно с четвертыч и пятыч входачи11элемента ВИ, инфорчационные входы второ. го регистра состояния, регистра результата, цифровые выходы первого регистра состоя. ния соединены с двунаправленной спиной данных блока обработки данных, выход эле. мента 5 И соединен с входом оконнания операций ввода-вывода блока обработки дан. ных, информационный вход демультиплек. сора соединен с шиной адреса блока обработки данных, выход управления операцией 1 г ввоза Гтока ойработки данных - с вхолоч прая н пня операцией Ввода лемъльтиплек.сора, Выход управления операцией вывода - с вхолоч управления операцией вывода де.мульт иплексора, Выход установки в исходное положение - с входом установки в исходное положение второго регистра состояния и цифрового компаратора, при этом в блок обработки данных введена програмча в соответствин с блок. схемой алгоритма,Состаеитедь К. СедовРедактор В. Данко Телред А Краечук Корректор Л ПилипенкоЗаказ Я 7 Я Тираж ПодписноеВНИИПИ Государстееннгго комитета по изобретениям и открытиям при ГКНТ СССР3035, Мгслеа, Ж - 35, Раушская иаб д. 4/5Проиэеодстееино икззтезьслий комбинат кПатеитэ, г. Ужгород, ул. Гагарина, 101