Устройство для воспроизведения изображения на матричном экране

ОЮЗ СОЕЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУ БЛИН 9) О) Н 5/66 ПИСАНИ ВТОРСНОМУ ОБРЕТЕНИЯ ЕЛЬС(71) Винницкий политехнический институт(54) УСТРОЙСТВО,Ш 1 Я ВОСПРОИЗВЕДЕНИЯИЗОБРАЖЕНИЯ НА МАТРИЧНОМ ЭКРАНЕ(57) Изобретение относится к телевидению. Цель изобретения - устранениемерцания яркости быстро изменяющегося изображения. Устройство для воспроизведения изображения на матричном экране содержит .блок 1 источниковвидеосигнала, видеоииФровой преобраза клаОСУДАРСТВЕННЫЙ НОМИТЕТ0 ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМРИ П(НТ СССР зователь 2, блок 4 промежуточной памяти, блок 10 управления, блоки 1 и 12 оперативной памяти, блоки 19 декодирования, блоки 21 выходных регистров и блок 24 отображения. Устройство работает в двух независимых режимах: в режиме записи инФормации в блоки оперативной памяти и в режиме считывания инФормации из блоков оперативной. памяти с последышей разверткой изображения на блоках 24 отображения. Оба процесса совмещены по времени, т.е. в одни, например, блоки 1 оперативной памяти происходит запись инФормации, а с других блоков 12 оперативной памяти - считывание, и наоборот, Цель достигает- ф ся счет введения дополнительного ци развертки. 5 ил., 1 табл .С:Изобретение относится к телевиде-нию и может быть использовано для воспроизведения информации на экране.Цель изобретения - устранение мерцания яркости быстро изменяюшегося изображения за счет введения дополнительного цикла развертки.На Фиг. 1 изображена структурнаясхема устройства для воспроизведения иэображения на матричном экране; на Фиг. 2 - структурная схемавидеоцифрового преобразователя; на фиг. 3 "структурная схема блока промежуточ-.ной памяти, на Фиг. 4 - структурнаясхема блока управления; на Фиг, 5 -структурная схема блока. отображения.Устройство для воспроизведенияизображения на матричном экране(Фиг.1) ,содерщит блок 1 источниковвидеосигнала, видеоцийровой преобразователь (ВЦП) 2 информационныевыходы 3 видеоцийрового преобразователя, блок 4 промежуточной памяти, .третий выход 5, четвертый выход б, пятый, выход 7, первый выход 8 и второй выход 9 синхронизации ВЦП, блок ,1 О управления, Б первых блоков 11 оперативной памяти, И вторых блоков 12 оперативной памяти, адресные вхо- . ды 13 всех Б первых .блоков оперативной памяти, адресные входы 14 всех Б вторых блоков оперативной памяти, первые входы 15 управления всех Б первых блоков оперативной памяти, первые входы 16 управления всех Ы вторых блоков оперативной памяти, вторые входы 17 управления И первых блоков оперативной памяти, вторые, входы 18 управления Я. вторых блоков оперативной памяти, Ю блоков 19 декодирования, управляющие входы 20 всех Н блоков декодирования, Ъ блоков 21 выходных регистров, первые входы 22 синхронизации всех М блоков. выходных регистров, вторые входы 23 синхронизации всех М блоков выходных регистров, Елок 24 отображения, входы 25 развертки блока отображения.(Фиг.5) содержит Б,п.ш ячеек 71.Логика Функционирования коммутаторов представлена в таблице.Устройство работает следующим образом.Функционирование предлагаемого 25 устройства состоит иэ двух независимых режимов: режима записи информации в блоки. оперативной памятии режима считывания инФормации изблоков оперативной памяти с последующей разверткой изображения на блокахотображения. Оба процесса совмешеныпо времени, т,е. в одни блоки оперативной памяти (например, в первыеблоки 11) происходит запись информации, с других(1 2 )- считывание, инаоборот.Рассмотрим режим записи информации. Задает режим работы устройства.триггер 49 режима блока 10 управления. Уровни лог,"1" на прямом выходе и лог. "0" на инверсном триггере49 режима определяют режим записиинформации в первые боки 11 и считы.-вание информации с вторых блоков 12 45 оперативной памяти и, наоборот, уровни лог."0" на прямом выходе и лог."1"на инверсном - режим считывания инФормации с первых блоков 1 и записи информации во вторые блоки 12 оперативной памяти.Видеосигнал из блока 1 источниковвидеосигнала поступает на ВЦП 2,где преобразуется в."цифровой видео.сигнал", представлявший собой па 55раллелъный двоичный код с числом разрядов х, и выделяется на информационных выходах 3, "Пифровой видеосигнал" .предварительно накапливаетсяв блоке 4 промежуточной памяти,59648 1 О 15 20 30 35 40 45 50 55 5 1 представлявшем собой двубуферное устройство памяти на х-разрядных пврал" лельно-последовательных регистрах. Каждый регистр вмещает С слов (здесь под словом понимается одна посылка "цифрового видеосигнала", т.е. один х-разрядный двоичный код).Таким образом, каждый буфер блока 4 промежуточной памяти предназначен для хранения информации о яркости УеС точек изображения. Информация, накопленная в блоке 4 промежуточной памяти, переписывается в первые блоки 11 оперативной памяти, причем первые С точек изображения записываются в первую группу первых блоков 11 оперативной памяти; вторые С точек изображения - во вторую группу первых блоков 11 оперативной памяти и так дапее, последние С точек изображения - в Х-ю группу первых блоков 1 оперативной памяти. По заполнении первого из группы (У штук) блока оперативной памяти начинает заполняться следукнший блок и твк до заполнения последнего У-го блока оперативной памяти либо до записи полного кадра иэображения.РаСсмотрим режим записи более подробно. Входной аналоговый видеосигнал.(фиг,2) в ВЦП 2 поступвет на АЦП 42 и блок 26 выделения КСИ и ССИ. АЦП 42 преобразует входной видеосигнал в х-рвзрядный параллельный код синхронно тактам генератора 41, являющегося генератором квантования видеосигнала. КСИ поступает в блок 10 управления, в ССИ слухжт для синхронизации работы ВЦП 2. ССИ "обнуляет" триггеры 27, 28 и 29, при этом лог.с выхода схемы ИЛИ-НЕ 33 "запрещает" работу генератора 40, лог."0" с выхода схемы ИЛИ-НЕ 36 и выхода схемы И 37 запрещают работу коммутатора 39, в лог. и "лог,"0" с выходов схемы ИЛИ-НЕ 34 и схемы И 35 соответственно подключают коммутатор 38 нв "пропусквние" тактовой частоты генератора 41, которая поступает в блок 4 промежуточной памяти (выход 5) и на делитель 30. Делитель 30 (3) управляемый с переменным коэффициен" том деления, При лог. "0" нв управляющем входе он рассчитан на ХС тактов работы, а при лог, "1" нв управляюшем входе - на С 1 тактов работы, Итак, после "обнуления" триггеров первым тактом генератора 4 вьщеляет" 7 ося инФормация о яркости первой точки изображения на выходе АЦЙ 42, которая по заднему.фронту тактового сигнала записывается в сдвиговый:регистр 43-1 (Фиг,3). Следуюшим тактом генератора 41 выделяется инофрмация о яркости второй точки изображения, которая записывается в сдвиговый регистр 43-1 нв место ранее записанной. первой точки, которая при этом сдвигается во вторые ячейки регистра, и т.д. После Х С такта генератора 41 информация о яркости первой точки изображения оказывается звписвнной в последних ячейках сдвигового регистра 43-Х. При этом сигнал с выхода делителя 30 переключает счетный триггер 27 в состояние лог. "1", что вызывает появление на выходе схемы ИЛИ 32 лог. "1" и переключение счетного триггера 29 в состояние лог,"1 ". Кроме того, лог. "0" и лог. "1 с выходов схемы ИЛИ-НЕ 34 и схемы И 35 соответственно разрешают прохождение тактовых сигналов генератора 40 через коммутатор 38, лог. "1" и лог,"0" с выходов схемы ИЛИ-НЕ 36 и схемы И 37 соответственно - тактовых сигналов генератора 41 через коммутатор 39, в лог. "0" с выходв схемы ИЛИ-НЕ 33 - работу генератора 40. При этом информация, записанная в регистрах 43-143-Х, выделяется на выходах коммутатора 45 (на управляющем входе коммутатора 45 уровень лог."1"), по тактам генератора 40 сдвигвется дальше (прямой выход генератора 40) и записывается (инверсный выход генератора 40) в соответствуюшие первые блоки 11 оперативной памяти.В первый момент "разрешения" работы генератора 40 на его инверсном выходе 9 появляется сигнал с уровнем лог. "1", который, поступая в блок 10 управления, вырабатывает сигнал записи инФормации в первые блоки 11 оперативной памяти. Твк квк на выходах регистров 43-143-Х уже имеется информация о яркости соответствующих точек иэображения, то она записыввется в соответствующие блоки оперативной памяти. Первый тактовый сигнал нв прямом выходе генератора 40 сдвигает информвцию в регистрах 43-143-Х, а следующий тактовый сигнал с инверсного выхода генератора 40 записывает новую инФормацию в блоки оперативной памяти и так далее. Ин 1596487формация с регистров 43-143-Х считывается параллельно,.т.е. одновременно со всех регистров, а так как в исходный момент на выходах регистров уже присутствует информация, то для перезаписи информации в блоки оперативной памяти требуется Стактов. После Стакта счетный триггер 27 возвращается в состояние лог."0" и "ждет" окончания цикла записи информации в регистры 44-144-Х, определяемого счетным триггером 28 (группа схем 28; 31, 36, 37 и 39 работает аналогично группе схем 27, 30, 34, 35 и 38).Рассмотрим более подробно перезапись инФормации в первые блоки 11 оперативной памяти, Допустим, что триггер 49 режима (Фиг.4) находится в положении прямой выход лог 1 у инверсный выход - лог "0". КСИ (ши.на 8) через коммутатор 47 поступает на Р -вход адресного счетчика 57 и абнуляет его. При этом адресный счетчик разрешает запись инФормации в первые ячейки всех Ю первых блоков 11 оперативной памяти. КСИ обнуляет также счетчик 50 блоков памяти, при, этом уровень лог. "1" с первого выхода дешифратора 61 появляется на выходе коммутатора 53 и разрешает запись информации лишь в первые из 7 блоков каждой группы (всего Х групп) первых блоков 11 оперативной памяти, Запустившись от переднего Фронта тактового сигнала, поступившего через коммутатора 48, формирователь 59 вырабатывает сигнал записи, поступа" ющий по входу 15 на первые входы управления первых блоков 11 оперативной памяти, и в первые ячейки соответствующих блоков оперативной памяти записывается информация. Задним фронтом тактового сигнала, поступившего через коммутатор 47 на вход "+1", адресный счетчик 57 переключается в следующее положение, разрешая запись информации в слецующие ячейки первых блоков 11 оперативной.па-. мяти, и т.д. По заполнении первых из У блоков сигнал с выхода блока 64 выделения кода через коммутатор 55 поступает на вход "+1 н счетчика 50 блоков памяти и переключает его в следующее состояние, выбрав тем самым для заполнения вторые из 7 бло" ков, и т.д. до записи всего кадра изображения.5 1 О 15 20 25 30 35 40 45 50 55 С вторых блоков 12 оперативной памяти в это время считывается ранее записаннаяинформация. В исходный мо" мент КСИ через коммутатор 47 обнуляет адресный счетчик 58 и через схему ИЛИ 51 - счетчик 62 развертки, а счетчик 52 градаций яркости устанавливает в состояние "001", которое разрешает Формирование первой градации яркости. Число полных циклов считывания информации из блоков оперативной памяти за период кадра равно числу воспроизводимых. градаций яркости. Каждый считанный код сравнивается в блоках 19 декодирования с кодом счетчика 52 градаций яркости, при этом на выходах блоков 19 декодирования Формируется лог. "1", если значение входного информационного кода равно либо превышает значение кода счетчика 52 градаций яркости, в противном случае формируется лог. "0", Сигналы с выходов блоков 19 декодирования поступают на соответствующие блоки 21 выходных регистров, которые состоят из а-разряднога сдвиговага регистра и о-разрядного параллегьного регистра. Адресный счетчик 58 с каждым тактом генератора 46 увеличивает свое состояние на "1", выбирая следующие ячейки вторых блоков 12 оперативной памяти для считывания информации. Информация накапливается в соответствующих сдвиговых регистрах блоков 21 выходных регистров по тактам того же генератора 46 .(шина 22). После ц считываний на выходе схемы 67 выделения кода появляется сигнал лог. "1", который запускает Формирователь 68 цикла развертки (через коммутатор 56), вырабатывавший сигнал перезаписи информации (шина 23) из сдвиговых регистров в паралельные в блоках 21 выходных регистров.Счетчик 62 развертки в исходный момент времени обнулен, т,е. разрешает запись информации в первую группу (ц штук) ячеек блоков 24 отображения, Сигнал перезаписи из формирователя 68 цикла развертки поступает на блок 69 задержки, с выхода которого поступает на тактовый вход дешиФратора 63, при этом на первом выходе дешифратора 63 Формируется импульсный сигнал, по которому информация из блоков 21 выходных регистров записывается в соответствующие первые группы ячеек блоков 24 отобрвжения, Затем этот же сигнал пере"звпнси, задержанный блоком 70 задержки, поступает на вход "+1" счетчика 62 развертки и переводит его вследуюшее состояние и т,д, до записиинформации во все группы ячеек блоков 24 отображения. После записи инФормации в последние группы ячеексигнал с последнего выхода дешифратора 63 поступает на Формирователь54 конца цикла, который вырабатываетсигнал конца цикла считывания, Этотсигнал обнуляет счетчик 62 развертки,адресный счетчик 58 и переводит счетчик 52 градаций яркости в следуюшеесостояние. Описанный процесс повторяется для следуюшей градации яркости и т.д. После поступления очередного КСИ триггер 49 режима переключается в положение: прямой выход -лог."0",инверсный выход -"лог."1", иописанный процесс повторяется, только запись информации производится вовторые блоки 12 оперативной памяти, 25а считывание - с первых блоков 11оперативной памяти.Каждая ячейка 71 блоков отображения состоит иэ элемента памяти(триггер В-типа) и светоизлучаюшего 30элемента. Длительность свечения светоизлучаюших элементов определяетсяСостоянием соответствующих элементовпамяти. Так, при первом цикле считывания все элементы памяти устанавливаются в состояние лог. ",1" (кромесоответствующих состоянию "000 -уровень черного), при втором считывании элементы первой градации яркости (первой после уровня черного), 40включаются, при третьем считываниивыключаются элементы второй градациияркости и т,д, Прн последнем К-омцикле считывания включенными остаются лишь элементы памяти самой старшей 45градации яркости,Выбор значений И, Х, У, С, ш, и,ц определяется Форматом поля иэображения и типом применяемой оперативной памяти, Так как в основу устройства заложены принципы циФровой техники, то данные значения оптимально .выбирать кратными 2 , где й 1,2,3ЫНапример, при Формате изображения512 в 512 и оперативной буФерной памяти 55с емкостью 4096 бит, можно выбратьследующие значения:(8 - число входов блока 24 одной группы развертки),4096 40 о 6ш-=32и 128отсюда512 512ш 32Н и= Хф 7 щ 4 16 64. Таким образом, устрОйство позволяет обеспечить воспроизведение изображения на матричном экране, причем структура предлагаемого устройства упрошена по сравнению с из- вестным за счет исключения реверсирования развертки.Формула изобретенияУстройство для воспроизведения изображения на матричном экране; содержащее видеоцифровой преобразователь, вход которого является входом устройства, первый и второй выходы видеоцифрового преобразователя соединены соответственно с первым и вторым входами синхронизации блока управления, И групп первых и вторых блоков оперативной памяти, выходы которых объединены и соединены соответственно с входами И блоков декодирования, выходы которых соединены соответственно с входами М блоков выходных регистров, выходы которых соединены соответственно с инйормационными входами блока отображения, адресные входы всех И первых блоков оперативной памяти объединены поразрядно и соединены с первой группой выходов блока управления, вторая группа выходов которого соединена с объединенными поразрядно адресными входами всех И вторых блоков оперативной памяти, первые входы управления которых объединены и соединены с первым выходом блока управления, первые входы управления всех И первых блоков оперативной памяти объединены и соединены с вторым выходом блока управления, третья группа выходов блока управления подключена к соответствующим управлявшим входам каждого иэ Ю блоков декодирования, третий выход блока управления соединен с первым входом синхронизации каждого15964 87 12ным входам блока промежуточной памяти, информационные входы всех 7 первых и Т вторых блоков оперативной памяти в каждой из Х групп, где Х щН/Т, объединены и подключены к соответствующим группам выходов блока промежуточной памяти, вторые входы управления Ю первых блоков оперативной памяти образуют группу из 7 входов и подкгючены к четвертой группе выходов блока управления, вторые входы управления Ю вторых блоков оперативной памяти образуют группу из У входов и подключены к пятой группе выходов блока управления, входы развертки блока отображения соединены с шестой группой выходов блока управления. 20 Уровень. управляющих сигналов Выходнойсигнал Выходы оммутатор Первый управляющий вход Второй управляющий Вход 0 О Коммутатор 380 1 0 1 Я 1 1 Ох ХЯ 1 ХОх О 10110 х Х 01 ХЦх КСИТактовый сигналгенератора 40КСИ и сигнал конца цикла с выхо-. да Формирователя 54Тактовый сигнал генератора 46 Я 1 ц 2 03 из Я блоков выходйых регистров, четвертый выход блока управления соединен с Вторым входом синхронизации каждого из Я блоков выходных регистров,информационные входы первых и вторыхблоков оперативной памяти объединеныпоразрядно, отличающеесятем, что, с целью устранения мерцанияяркости быстро изменяющегося изображения за счет введения дополнительного цикла развертки, в него введенблок промежуточной памяти, первый,второй и третий входы синхронизациикоторого соединены соответственно стретьим, четвертым и пятым выходамивидеоцифрового преобразователя., информационные выходы которого подключены к соответствующим информационКоммутатор 45 11596487 1 Э 14 Выходнойсигнал Коммутатор Выходы Первый управлявший вход Второй управляющий вход а 1 Ч 2 СЭ ОА О 2Я 1Ц 2 О 101101 2 Ц 12 ЦУ О 1011 ЯУ 201.;.2 Щ Коммутатор 55 О О Коммутатор 56 О О О Коммутатор 48(блок управления) Уровень управлявщих сигналов Продол:кение таблицы КСИ и сигналконца цикла свыхода Формирователя 54Тактовый сигналгенератора 46КСИТактовый сигналгеневатора 40Тактовый сигналгенератора 40Л , 11Ло г . " 1 "Тактовый сигналгенератора 40Сигналы с соотв етствующих выходов дешиФр втор а 6 1Инверсный сигналконца цикла с выхода Формиров ателя 5 4 Инверсный сигналконца цикла с выхода Формирователя 54Сигналы с соответствуьших выходов дешиФратора 61 Сигнал с выхода схемы 64 выделения кодаСигнал с выхода схемы 65 вьщеле.ния кодаСигнал с выхода 67 выделения кодаСигнал с выхода схемы 66 выделе-ния кода)59 б 487 Фиг 4 ставитель В. Конев Техред Л,ОлийныкКорректор Л.Пилипенко Редактор о оизводственно-издательский комбинат Патент , г. Ужгоро11Гаг Заказ 291 8 Тираж 537 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб., д. 4/5