Устройство для сопряжения эвм с факсимильным аппаратом

(511 4 С 06 Г 13/00 д пп ОПИСАНИЕ ИЗОБРЕТЕНИ а Е: 1:".,эМосковск тут связ А.С,Адже иганов и 681,325 Авторско 601, кл, тройство 5 КСротехнйческипар алл 32), Т ельного обменахническое описаксплуатации6. ние 3.8 нструкция па 83,ТО, 1982,(54) УСТС ФАКСЫ ЫСТВО ДЛЯЬНЫМ АППАР ЯЖЕНИЯ ЭВМ ТОМсится к ои и можеттизирован 57) Ызрбретение отн ычислительной техни ласти)х и спольз о сокопрои емоперед о в авто водительнычи и обраб комплекс ки факси пр л ьнои ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР А ВТОРСКОМУ СВИДЕТЕЛЬСТВ 2информации, Цель изобретения - расширение класса решаемых задач устройства путем обеспечения буферизации данных, а также исключения жесткой синхронизации между моментами поступления информации в регистр ввода и считывания ее центральным процессом, Для этого, в устройство, содержащее блок приемопередатчиков, блок прерываний, дешифратор адреса, мультиплексор 4, блок хранения адреса вектора прерывания, триггер выбора устройства, блок дешифрации управляющих сигналов и регистр 8 состояния, введен блок буферизации информации, состоящий из двух коммутаторов, двух узлов хранения, узла де- С шифрации, узла синхронизации, генератора тактовых импульсов и регистра данных, Устройство имеет два режима работы - считывания информации из факсимильного аппарата в память ЭВМ и вывод из памяти ЭВМ на факсимильный аппарат5 ил,Изобретение относится к вычисли-,тельной технике и может быть использовано в автоматизированных высокопроизводительных комплексах приемопе 5радачи и обработки факсимильной информации,Целью изобретения является расширение класса решаемых задач путемобеспечения буферизации аналоговыхсигналов факсимильного аппарата,На фиг, 1 показана функциональнаясхема устройства; на фиг, 2 - структурная схема блока буферизации информации; на Фиг. 3-5 - схемы реализ ации узлов синхронизации, дешифрации,блока прерываний соответственно.Устройство содержит блок 1 приемопередатчиков, блок 2 прерываний, дешифратор 3 адреса, мультиплексор 4,блок 5 хранения адреса вектора прерывания, триггер 6 выбора устройства, блок7 дешифрации управляющих сигналов, ре"гистр 8 состояния, блок 9 буферизацииинформации, На фиг, 1 показаны также . 25линии 10-33 связей между блоками,Блок 9 буферизации информации содержит (фиг. 2) первый коммутатор(мультиплексор) 34, первый узел А хранения, состоящий из счетчика 35, адреса и элемента 36 памяти, второй коммутатор (мультиплексор) 37, узел 38 дешифрациивторой узел Б хранения, состоящий из счетчика 39 адреса и элемента 40 памяти, регистр 41 данных, гене.35ратор 42 тактовых импульсов, узел 43синхронизации, внутриблочные связи 4455.Узел 43 синхронизации содержит(фиг, 3) ттриггер 56, элемент И-НЕ 57,40триггер 58, счетчик 59 элементы И 6062, элемент ИЛИ 63, элемент И-НЕ 64,триггер 65,Узел 38 дешифрации содержит ( фиг.4)элемент И 66, элемент ИЛИ 67элементы 45И 68 и 69, элемент ИЛИ 70, элемент И71, элемент ИЛИ 72, элемент НЕ 73,элемент И 74, элемент ИЛИ 75, элементы И 76 и 77, элемент ИЛИ 78, элементИ 79, элемент НЕ 80 и элемент ЗЛИ 81Блок 2 прерывания содержит ( фиг,5)элемент И 82, триггер 83, элемент ИЛИ84, триггер 85, элемент И 86, элементНЕ 87, триггер 88, элемент ИЛИ 89,триггеры 90 и 91, элемент И 92 и триг 55гер 93.Блок 9 буферизации информации позволяет осуществить преобразование иввод информации от факсимильного аппарата (ФА) в ЭВМ, а также вывод изпамяти ЭВМ на записывающее устройствоФА,Узел 42 синхронизации служит длявыработки импульсов стробирования исдвига данных в регистр 41 и для связи по управлякщим сигналам с блоком2 прерываний, дешифратором 7 управляющих сигналов, регистром 8 состоянияи факсимильным аппаратом,Узел 38 дешифрации осуществляеткоммутацию управляющих сигналов между элементами и узлами блоков,Регистр 41 данных служит для преобразования последовательного кода в параллельный и наоборот и для связи с логикой параллельного обмена,Счетчики 35 и 39 адреса осуществляют управление адресными входами элементов 36 и 40 памяти,Мультиплексоры 34 и 37 служат для, коммутации данных между элементами иузлами блока в зависимости от выбранного режима работы (считывание с ФА в память ЭВМ или запись из памяти ЭВМ на ФА),Генератор 42 тактовых импульсоввырабатывает две последовательностиимпульсов - для дискретизирования непрерывного по времени сигнала с ФА идля сдвига информации в регистре 41данных,Устройство работает следующим образом,Черно-белый без учета полутоновсигнал факсимильного изображения является дискретным по амплитуде и непрерывным по длительности элементов,из которых он состоит. Для ввода данного сигнала в вычислительную машинуон дискретизируется в устройстве сопряжения во времени с погрешностью,оопределяемой разрешающей способностьюФА, Черному элементу иэображения соответствует логическая "1", белому -"0", Ввод изображения осуществляется построчно, синхронизация данныхпроисходит с использованием сигналаконца строки (КС), вырабатываемогоФА,Устройство имеет два режима работы: "Ввод" - считывание информациииэ ФА в память ЭВМ и "Вывод" - запись информации из памяти ЭВМ на ФА,В режиме считывания информации(" Ввод" ) управляющий сигнал на линии31 от регистра 8 состояния поступаетна входы узлов 34, 38 и 43 (фиг,2) иосуществляет переключение режимов работы устройства, Уровень сигнала, соответствующий режиму "Ввод", подается на управляющий вход мультиплексо 5ра 34, коммутирующего на линию 45 сигнал от фотоэлектронного преобразователя ФА с линии 32. Инициализация работы логики осуществляется управляющим сигналом "Конец строки" от ФА по 1 Олинии 21Активный уровень на этой линии осуществляет сброс счетчиков 35и 39 адреса и начальную установку узла 43 формирования последовательности,а также, поступая в блок 2 прерываний 5/инициирует требование прерывания дляпрограммной синхронизации устройстваи ЦП ЭВМ,По сигналу КС узел 38 осуществляетпереключение режимов работы счетчиков 2036 и 39 и элементов 36 и 40 памяти:одна пара подготовлена для записи информации от ФА, с другой в зто же время считывается информация, записаннаяс ФА в предыдущий такт, Распределение 25управляющих сигналов между узлами осуществляется по линиям 48-51 в соответствии с уровнем сигнала на линии 52от узла 43, этот же сигнал переключаетна выход 33 мультиплексора 37 тот выход элемента памяти, с которого производится в данном такте считывание информации в память ЭВМ,Рассмотрим работу логики для случаясбора информации узлом А и считыванияинформации из узла Б,Стробирование аналогового сигналаот ФА, поступающего по линии 32, осуществляется с частотой, вырабатываемой генератором 42 на линии 53. По 40снятию активного уровня на линии 21,т,е, в начале развертки строки изображения, узел 38 пропускает на выход 49сигнал с линии 53 и тем самым осуществляется запись кода с линии 45 в элемент 36 памяти, В момент снятия активного уровня на линии 49 активизируется линия 48, увеличивающая на единицусодержимое счетчика 35 тем самым ивыбирается для записи кода следующаяячейка, Затем цикл повторяется.Таким образом, аналоговый сигнал слинии 32 дискретизируется по времении записывается в элемент 36 (40) памяти, Емкость одноразрядного элементапамяти выбирается исходя из частотыдискретизации, она не должа быть меньше, чем число отсчетов в одной строкеизображения. Следующий приход сигнала КС, з авертывающий процесс раз верткиодной строки изображения, приводит кснятию импульсов записи на линии 49,и узел А переключается в режим хранения информации,Считывание информации из памяти ипреобразование ее в параллельный код,необходимый для обмена данными с ЭВМчерез параллельный интерфейс, рассмотрим на примере работы узла Б,Для выработки управлющих сигналовсчитывания и преобразования информации используется тактовая частота, вырабатываемая генератором 42 на линии54, По снятию сигнала КС запускаетсялогика формирования последовательности узла 43, Сигнал выходной линии 52узла 43 осуществляет коммутацию черезмультиплексор .37 выходной линии 47 элемента 40 памяти на последовательныйвход 33 регистра 41, Таким образом,на входе сдвигового регистра оказываются данные, записанные по нулевомуадресу в элементе 40 памяти, Затемузел 43 начинает выработку сдвиговыхимпульсов, которые также поступают слинии 55 на вход узла 38 и подаютсячерез выходную линию 5 на счетныйвход счетчика 39, На линии 50 приэтом уровень, запрещающий записьинформации в элемент 40 памяти, т,е,последний переключен в режим храненияинформации. Каждый активный уровеньна линии 54 осуществляет увеличениена единицу содержимого счетчика 39 исдвиг полученного по этому адресу содержимого элемента 40 памяти в регистр41, Сдвиговая последовательность вырабатывается узлом 43 на выходной линии 55,Число импульсов на этой линии определяется разрядностью регистра, После того, как регистр 41 заполнен, узел 43 останавливает последовательность импульсов на линии 55 и вырабатывает активный уровень на линии 20, поступающий в блок 2 прерываний и подтверждающий наличие данных на параллельном выходе 25 регистра 41, При этом блок 2 вырабатывает сигнал требования прерывания на линии 13 и переключает сигналом на управляющей линии 18 мультиплексор 4 на передачу в блок 1 приемопередатчиков по шине 26 кода прерывания от блока 5, ЭВМ обращается к устройству в цикле "Ввод и через шину 12 считывает код вектора прерывания, подтверждая выполнение цикла пре 1524060рывания активным уровнем на линии 14.После этого блок 2 снимает сигнал переключения мультиплексора 4 на линии18Таким образ ом, з авершается циклпрерывания процессора и последний программно переводится в режим считывания данных с устройстваПри этомвыполняется следующий цикл.1Процессор помещает на информационную шину 12 адрес устройства, которыйпринимается блоком 1 и через выходную шину 16 поступает в дешифратор 3адреса. Последний вырабатывает на выходе активный уровень, поступающий 15на информационный вход триггера 6 выбора устройства, Сопровождающими выработку адресного кода синхронизирующийсигнал по линии 11 стробирует данные в. триггер 6, тем самым на его выходе 2l цоявляется активный уровень, При этомсигнал с линии 11 синхрониз ации поступает также в блок 7 и на его выходной линии10 появляется активный уровень,сигнализирующий о завершении адресного цикла, После этого вырабатывает активный уровень на линии 23,переключая мультиплексор 4 на передачу данных с шины 25, которая подключена к группе выходов параллельного кодарегистра 41, и сигналом на линии 15 30переключает блок 1 на передачу информации с шины 17 на шину 12,Таким образом, параллельный код срегистра 41 через мультиплексор 4 иблок 1 приемопередатчиков поступаетв канал ЭВМ. При выполнении цикласчитывания данных, т.е. после снятияФактивного уровня на линии 11 блок 7вырабатывает сигнал на линии 28, подтверждающий завершение ввода информации в ЭВМ и запускающий логику блока9 на считывание из элемента 40 (36)памяти следующего слова, После того,как считана вся информация, хранящаяся в буферной памяти, центральный 45процессор обращается к устройству по адресу, соответствующему адресу регистра 8 состояния устройства,При этом блок 7 Вырабатывает на линии30 сигнал, стробирующий в регистре 8код маскирования прерывания, которыйпоступает по линии 19 в блок 2 и запрещаетт выработку требования прерывания на линии 13, При этом узел 43 прекращает генерацию сдвиговых импульсов, так как не получает сигнала подтверждения считывания по линии 28,т,е, количество считанных слов контролируется ЭВМ,В режиме вывода информации из,памяти ЭВМ на ФА устройство работаетследующим образом,Переключение в данный режим осуществляется записью в регистр 8 состояния кода, соответствующего активномусостоянию на линии 31, При этом мультиплексор переключает на выходную линию 45 сигнал с последовательного вы-хода регистра 41. Особенностью работы узла 43 в данном режиме являетсято, что сигнал на линии 20 долженбыть выработан до того, как появитсяимпульс сдвига на линии 55, Это гарантирует занесение ло младшим адресам элемента памяти требуемой информации, т,е, сначала данные стробируются из памяти ЭВМ в регистр 41 данных,а затем сдвиговыми импульсами записываются в память устройства, Для этого сигнал с линии 31 поступает в узел43 и организует работу последнего так,что сигнал на линии 20 вырабатывается сразу же после снятия активногоуровня на линии 21, Далее выполняетсяцикл прерывания процессора аналогично тому, как было описано для режимаработы "Ввод", После этого процессорвыполняет вывод информации на устройство, обращаясь к нему по адресу регистра ввода, При этом блок 7 вырабатывает на линии 15 сигнал, переключающий блок 1 на прием информации с шины 12навину 16, при этом данные от ЭВМ поступают на группу входов параллельной з агрузки регистра 41, После этого навыходе 29 блока 7 появляется активныйуровень, стробирующий данные в регистре и запускает узел 43 на выработкусдвиговых импульсов,Уровень с линии 31, поступая в узел38, осуществляет распределение управляющих сигналов так, что сигнал разрешения записи на линии 49 и увеличениясодержимого счетчика 35 адреса на линии 48 вырабатываются от импульсовсдвига на линии 55, При этом в элемент36 памяти заносится информация из регистра 41,Рассмотрим вывод строки иэображения из буферной памяти устройства на1факсимильный аппарат,На плечо, участвующее в выводе информации от узла 38 подается уровень,запрещающий запись в элемент 40 памяти, т,е, для плеча Б - сигнал на линии 50 пассивен, Сигнал на линии 51формируется из тактовых импульсов на9 15240 выходе 53 генератора 42. Сигналом с линии 52 при этом через мультиплексор 37 на выходную линию 33, подключенную к усилителю записи ФА, подает 5 ся выходной код с линии 47, т. е. вывод данных из буферной памяти производится с той же частотой, что и считывание информации с ФА в режиме "Ввод", что обеспечивает точное воспроизведение изображенияПереключение узлов А и Б осуществляется сигналом с линии 52 в моментпоявления активного уровня на линии21 "Конец стройки", Оба узла равноправны, первоначальный выбор произволен и специально не производится,Функционирование узла 43 (фиг.3)осуществляется следующим образом,В случае режима Ввод на линию 31 20подается от регистра состояния низкийуровень, Этот уровень устанавливает вединицу триггер 58, при этом высокийуровень с выхода триггера 38 подаетсяна вход элемента И 61, разрешая прохождение на его выход сигнала с выхо -да переполнения счетчика 59, Активныйсигнал на линии 21 высокий. Поэтомуприход сигнала "Конец строки" по этойлинии вызывает обнуление счетчика 59 3 пи триггера 65, Триггер 56 включен всчетном режиме, Приход активного уровня вызывает переключение триггера,при этом на его выходе формируетсясигнал поступающий по линии 52 в узел3538 и осуществляющий переключение узлов А и Б. Снятие высокого уровня налинии 21 инициирует начало работы логикиИмпульсы от генератора 42 полинии 54 поступают на счетный вход 40счетчика 59 и через открытый сигналоминверсного выхода триггера 65 элементИ 62 - на линию 55,После того, как сформировано шестнадцать импульсов, на выходе переполнения счетчика является отрицательныйимпульс, который поступает на входэлемента ИЛИ 64 и своим задним фронтом переключает триггер 65, При этомна линии 20 формируется активный высокий уровень, т,е, выставлено требование прерывания, Этот же уровень запрещает прохождение через элемент ЛИ63 тактовых импульсов с линии 54, аинверсный уровень блокирует элемент55И 62. Приход сигнала потверждения считывания данных от блока 7 по линии 28 перебрасывает триггер 65, т. е. процесс подсчета тактовых импульсов повторяется,60В случае рейма вывода информациина ФА логика узла 43 работает следующим образом,От регистра 8 состояния по линии3 подается высокий уровень. Этот уровень открывает элемент И 57, задаетединицу на информационном входе триггера 58, открывает элемент Л 60. Приход сигнала "Конец строки по линии21 сбрасывает счетчик 59 и триггер66 как и в случае режима "Ввод" и,кроме того, через элемент И ЬО и элементИПИ-НЕ 64 задним фронтом записывает единицу, т,е, сразу же вырабатывается сигнал требования прерывания по линии 20,После того, как процессор отработаетпрерывание и, выставив на вход регистра41 данных информацию, сформирует на линии 29 сигнал подтверждения записи, триггер 65 снова изменяет свое состояние иразрешает формирование сдвиговых импульсов, Кроме этого, в триггер 58 записывается единица, открывается элемент И 6и далее процесс выработки сдвиговыхимпульсов проходит аналогично случаюработы устройства в режиме "Ввод".Узел 38 работает следующим образом(фиг, 4),Сигнал на линии 3 от регистра 8состояния определяет режим работы логики: "Ввод" или "Вывод". В случае режима "Ввод" низкий уровень по линии31 блокирует прохождение сигналов навыходы элементов И 68 и 67 и пройдя элемент НЕ 73, открывает элементыЛ 66 и 74, Низкий уровень сигнала налинии 52 соответствует выбору узла Адля сбора информации от ФА и узла Бдля считывания данных в память ЭВМ,Прохождение сигналов на выходныелинии в этом случае осуществляютсяследунщим образом,Сигнал стробирования информации отгенератора 42 тактовых импульсов полинии 53 поступает на входы элементов Л 66 и 76, Так как элемент Л 76закрыт низким уровнем по линии 31,тактовые импульсы проходят только навыход элемента И 66 и через элементИЛИ 67, на втором входе которого низкий уровень от закрытого элемента И68, поступают на входы элементов И69 и 71, Инвертированный уровень полинии 52 разрешает прохождение сигнала на выход элемента И 69, откуда сигнал попадает на входы элементов ИЗИ70 и 78. Так как на первом входе элемента ИЛИ 70 низкий уровень, то наего выход проходят импульсы, разрешающие запись в элемент 36 памяти, Аналогично проходят импульсы и на выход элемента ИЛИ 78, так как на его втором5 выходе - низкий уровень от закрытого элемента И 77, Для ппеча Б управляющие уровни формируются следующим образом. Последовательность сдвиговых импульсов от узла 43 по линии 55 поступает на входы элементов И 68 и 74. Так как элемент И 68 закрывает низким уровнем по линии 31, импульсы сдвига проходят только через элемент И 74, затем через элемент ИЛИ 75, на втором входе которого низкий уровень от закрытого элемента И 76, поступают на входы элементов И 77 и 79Так как открыт только элемент И 79, импульсы проходят на вход элемента ИЛИ 81, на втором входе которого низкий уровень от закрытого элемента И 71, Сигнал разрешения записи в элемент 40 памяти в данном случае должен быть пассивным, что достигается подачей 25 на второй вход элемента ИЛИ 72 высокого уровняВ режиме "Ввод" управляющие сигналы формируются следующим образом, 30По линии 31 подается высокий уровень. Он открывает элементы И 68 и 76, и закрывает элементы И 66 и 74, Сдвпговые импульсы по линии 55 проходят через открытый элемент И 68, поступают на второй вход элемента ИЗИ 67 и, так как на первом входе этого/элемента низкий уровень от закрытого элемента И 66, проходят на выход и подаются на входы элементов И 69 и 40 71. Открыт в случае низкого уровня на линии 52 только элемент И 69. С его выхода сигнал поступае на элементы ИЛИ 70 и 78, Так как на первом вхо-, де элемента 70 низкий уровень, импуль. 45 сы проходят на линию 49 разрешения записи в эгемент 36 памяти, Аналогично проходят импульсы сдвига и на линию 48 увеличения содержимого счетчика 35 адреса, Для плеча Б управление увеличением содержимого счетчика39 формируется от импульсов по линии53 через элементы И 76, ИЛИ 75 и 81,Сигнал на линии 50 разрешения записи - пассивный, так как элемент ИЛИ72 закрыт единицей с выхода инвертора 80,Блок 2 прерываний (фиг, 5) работает следующим образом,Управление выработкой прерыванияот линии 20 осуществляется элементами И 82 и 86 и триггерами 83, 85 и88, от линии 21 - элементами И 92 итриггерами 90, 91 и 93,В случае запроса прерывания по линии 20 сигнал от регистра 8 состояния по линии 8 управляет разрешением прерывания, В спучае высокого уровня на этой линии требование проходитна вход установки в единицу триггера183, прямой выход триггера 83 черезэлемент ИЛИ 84 формирует на линии 13сигнал требования прерывания в канале ЭВМ, Когда центральный процессорготов обспужить устройство, он формирует на линии 14 сигнал предоставления прерывания. При этом в триггер85 записывается единица, так как наего информационном входе - высокийуровень от установленного триггера 83.Предоставление прерывания и высокий уровеи с выхода триггера 85 через элемент И 86 и через элемент ИЛИ 89формируют сигнал на линии 18, поступающий в мультиплексор 4 и переключающий наего выходы код с блока 5 формирования адреса вектора прерывания, Кроме этого,сигналом с выхода элемента И 86 сбрасывается триггер 83, тем самым снимаетсятребование на линии 13. После т;ого,как процессор отработает цикл прерывания программы, он снимает высокийуровень с линии 14, триггер 88 устанавливается сигналом с выхода элемента НЕ 87 и сбрасывает триггер 85, устанавливая логику блока 2 в исходноесостояние,Работа второго направления блокаидентична описанной, но отличается отсутствйем механизма маскирсвания прерывания и наличием линии 22, поступающей в блок 5 и служащей для изменениякода адреса,Формула из обретенияУстройство для сопряжения ЭВМ с факсимильным аппаратом, содержащее блок приемопередатчиков, вход-выход которого является входом-выходом устройства для подключения к адресно-информационной шине ЭВМ, а управляющий вход соединен с первым выходом блока дешифрации управляющих сигналов, второй выход и синхровход которого являются соответствующими выходом и входом устройства для подключения к синхронизирующим входу и выходу ЭВМ, мультиплексор, первая и вторая группы информационных входов которого подключены соответственно к группам выходов регистра состояния и блока хранения адреса вектора прерывания, пусковым входом соединенного с первым выходом блока прерываний, второй выход и входоразрешения которого являются соответ О ствующими выходом и входом устройства для подключения к входу запроса прерывания и выходу разрешения прерывания ЭВМ, а третий выход и первый вход запроса прерывания подключены 15 соответственно к первому управлянице-му входу мультиплексора и первому разрядному выходу регистра состоянияуправляющим входом соединенного с третьим выходом блока дешифрации управлющих 20 сигналов, третий выход и вход разрешения которого соединены соответственно с вторым управляюцим входом мультиплексора и выходом триггера выбора устройства, выход мультиплексо ра подключен к информационному входу блока приемопередатчиков, выход которого соединен с информационными входами регистра состояния, блока дешифации управляющих сигналов и через 30 дешифратор адреса с информационным входом триггера выбора устройства, синхровход которого соединен с входом устройства для подключения к синхронизирующему выходу ЭВМ, о т л и ч а ю щ е е с я тем что, с целью расширения класса решаемых задач устройства путем обеспечения буферкзации аналоговых сигналов факсимильного аппарата, в него введен блок буфериэа ции информации, включающий регистр данных, узел синхронизации, генератор тактовых импульсов, два узла хранения, два коммутатора и узел дешифрации, причем первый информационный вход первого коммутатора и выход второго коммутатора являются соответствующими входом и выходом устройства для подключения к информационным выходу и 1 входу факсимильного аппарата, первый и второй информационные входы второго коммутатора соединены соответственно с выходами первого и второго узлов хранения, а управляющий вход и выходсооветственно с первым выходом узла синхронизации и входом последовательного кода регистра данных, информационные вход н выход параллельного кода которого соединены соответственно с выходом блока приемопередатчиков и третьей группой информационных входов мультипяексора, выход последовательного кода регистра данных подключен к второму информационному входу первого коммутатора, выходом соединенного с инйормационуыми входами первого и второго узлов хранения, а управляющим входом. - с вторым разрядным выходом регистра состояния, режимным входом узла синхронизации и первым информационным входом узла дешифрации, первый - четвертый выходы которого соединены соответственно с синхронизирующими и разрешающими входами первого и второго узлов хранения, входы сброса которого соединены с входом начальной установки узла синхронизации и являются входом устройства для подключения к синхронизирующему выходу факсимильного аппарата, второй и третий информационные входы и синхровход узла дешифрации соединены соответственно с первым и вторым выходами узла синхронизации и первым выходом генератора тактовых импульсов, вторым выходом подключенного к тактовому входу узла синхронизации, входы пуска и блокировки, третий и второй выходы которого соединек соответствен- но с пятым и шестым выходами блока дешифрации управлящцих сигналов, вторым входом запроса прерывания блока прерывания и тактовым входом регистра данных, разрешающий вход которого подключен к пятому выходу блока дешифрации управляющих сигналов.1524060 тель В,ВертлМ,Ходанич СостаТехред ктор М,Самборская едактор. М,Блана раж 668 м и открыт наб., д, 4 по изобретен -35, Раушска твенн 1130 Гагарина, 1 О Производственно-издательский комбинат Патент, г. Ужгород,аказ 7045/5НИИПИ Госуда комитет Москва,пи сноем при ГКН зв 1