Устройство для сопряжения между абонентами

Изобретение относится к вычислительной технике и может быть использовано н сетевых системах сопряженияабонентов кольцевой структуры.Цель изобретения - расширение об 5лаСти применения за счет организациибуферизации данных преобразованияи контроля данных.На Фиг,1 представлена блок-схемаустройства; на фиг.2 - схема блокасинхронизации; на фиг.З - схема блокапамяти; на фиг.4 - схема блока дешиф ратора; на Фиг.5 - схема блока удаления бит-.стаффинга на Фиг.б - схемаФблока контроля; на Фиг,7 - структураинформационного кадра.Устройство содержит приемник 1,передатчик 2, элементы И 3 и ИЛИ 4,счетчик 5, первый б, второй 7 и третий 8 триггеры, блок 9 синхронизации,блок 10 памяти, блок 11 дешифраторов,четвертый триггер 12, первый 13, вто, рой 14, третий 15 и четвертый 16сдвигоные регистры, блок 17 удаления 25бит-стаффинга и блок 18 контроля,Блок 9 синхронизации (Фиг.2) предназначен для обеспечения битовой синх ронизации принимаемой и ретранслируемой информации и для выработки серии 30неперекрынающихся импульсов Фаз, обеспечивающей синхронизацию работы всехблоков устройства, Блок 9 содержитзадающий генератор 1 9, делитель 20частоты, дешифратор 21, Фильтр 22,Формирователь 23 импульсов, элементИ 24, первый 25, второй 26 и третий27 триггеры, инвертор 28 и сумматор29 по модулю два,Второй 26 и третий 27 триггеры, 40иннертор 28 и сумматор 29 по модулюдва в совокупности предназначены длявыделения значащего момента входногосигнала из информационной последовательности, поступающей на вход блока9 синхронизации 9. Эти значащие моменты воздействуют на делитель 20частоты, синхронизируя фазу местногогенератора 19 с фазой принимаемой информации. Серия неперекрывающихся импульсов Фаз с выходов дешифратора 2150поступает на первый выход блока,9синхронизации и используется для синхронизации работы блоков устройства,а тактовая частота, прошедшая через55Фильтр 22 и формирователь 23 импульсов 23 на второй выход блока 9 синхронизации, используется для тактиронания передатчика 2,Блок 1 О памяти (см. Фиг.З) предназначен для буферизации принимаемого из сети информационного кадра и содержит блок 30 микросхем статической оперативной памяти типа К 565 РУ 2, дешифратор 31, реверсинный счетчик 32 адреса памяти и элемент И 33.Адресные входы всех микросхем памяти соединены между собой поразрядно и подключены к выходу счетчика 32 адрет" са и входу дешифратора 31, Выход дешифратора 31 является выходом переполнения блока О памяти. Информацион- ные выходы микросхем поступают на информационный выход блока 10 памяти. Через вход синхронизации на элемент И 33 поступает один из импульсов неперекрьвающейся серии. С входа разрешения на элемент И 33 и сбросовый вход счетчика 32 поступает разрешающий потенциал.С входа записи блока 10 памяти на вход элемента И 33 поступают импуль. сы, сопровождающие каждый байт информации. На выходе элемента И 33 формируется импульс записи, по которому производится запись информации и микросхемы блока 30 памяти, а по заднему Фронту этого импульса, поступающего на суммирующий вход счетчика 32, происходит переключение счетчика 32 адреса в следующее состояние. Через вход чтения блока 10 памяти поступают импульсы на вычитающий вход реверсивного счетчика 32 адреса. Четвертый вход является информационным входом блока 10 памяти.Блок 11 дешифраторон предназначен для дешифрации служебной и управляющей информации обрамляющей информаци онный кадр и содержит дешифратор 34 единиц четвертого регистра, дешифратор 35 флага четвертого регистра, дешифратор Зб адреса абонента, дешифратор 37 единиц третьего регистра, дешифратор 38 флага первого регистра, дешифратор 39 конца кадра, первый 40, второй 41 и третий 42 элементы И,Через первый вход блока 11 дешифраторон поступает один из импульсов неперекрьвающейся серии фаз, стробирующий первый 40, второй 41 и третий42 элементы И. На выходе элемента И 42 появляется импульс при дешифрации адреса абонента и поступает на первый выход блока 11 дешифраторов. На втором выходе блока 11 появляется импульс при дешифрации открьвающего Фла 141175950 га. На третьем выходе блока 11 импульс появляется в момент. дешифрацииконца кадра.Блок 17 удаления бит-стаффинга5предназначен для удаления из принимаемой информации нулей, которые добавляются в информационную часть при передаче для отделения управляющихсимволов от информационной части передаваемого по кольцу пакета.Блок 17 содержит счетчик 43, дешифратор 44, триггер 45, первый 46, второй 47, третий 48, четвертый 49 ипятый 50 элементы И, инвертор 51,первый 52 и второй 53 элементы ИЛИ.Блок 17 удаления бит-стаффингаработает следующим образом.После прихода разрешающего потенциала на вход разрешений блока 17счетчик 43 переключается в следующеесостояние только по приходу подряднескольких единиц. Если в принимаемойинформации меньше пяти единиц подрядпоявляется нуль, то .он сбрасывает 25счетчик 43 в исходное состояниеЕслисчетчик 43 насчитывает подряд пятьединиц, на выходе дешифратора 44 появляется нулевой потенциал, устанавливающий в нулевое состояние триггер45. После этого, если на информационном входе блока 17 появится следующий нулевой бит информации, элементИ 49 окажется заблокированным, чтоприводит к блокировке выработки выходного импульса блока 17, являющегося стробом приемных регистров.Блок 18 контроля предназначен дляподсчета контрольной последовательности кадра информации и проверкиправильности приема поступающей информации. Блок 18 содержит первый 54и второй 55 регистры, первый 56,второй 57 и третий 58 сумматоры помодулю два, первый 59, второй 60, 45третий 61, четвертый 62, пятый 63 ишестой 64 элементы И.Регистры 54 и 55 и сумматоры 5658 по модулю два в совокупности представляет собой схемы подсчета контрольной последовательности кадра сиспользованием образующего полинома.Х 1 + Х 1 + Х + 1. Элементы И 60-641представляют собой дешифратор нуля.Работа блока 18 сводится к подсче 55ту контрольной суммы по образующемуполиному и сложению ее с контрольной.Если искажения информации в каналесвязи нет, то результатом проверки является нулевое состояние регистровблока 18 и на его выходе появляетсясигнал, свидетельствующий о правильности приема инФормации.Устройство работает следующимобразом,В исходном состоянии устройствоосуществляет ретрансляцию принимаемойинформации следующему абоненту коль-цевой сети. На основе поступающейинформации блок 9 синхронизации осушествляет выработку импульсов синхронизации приема и ретрансляции информации; а блок 17 удаления бит-стаффинга вырабатывает импульсы стробавторого 14, третьего 15 и четвертого16 сдвиговых регистров, а также счетчика 5 и блока 18 контроля.В случае отсутствия информационного кадра по кольцевой системе передается логическая единица Так как передача информации осуществляется манчестерским кодом, то подстройка частоты местного генератора 19 осуществляется блоком 9 синхронизации по каждому биту принимаемой информации,т.е. даже при отсутствии, передачисистема находится в синхронизме.При появлении информационного пакета устройство начинает реагироватьна управляющие символы, обрамляющиеинформационный пакет. Через первыйсдвиговый регистр 13 информация транслируется без изменений непосредственно под действием тактовых импульсовс первого выхода блока 9 синхрониза-ции. Информация с первого выхода этого регистра поступает через элементИЛИ 4 на второй. вход передатчика 2 ипод действием тактовых импульсов,поступающих с второго выхода блока 9синхронизации, ретранслируется следующему абоненту кольцевой системы езадержкой на один бит. Информация свторых выходов первого сдвиговогорегистра 13 поступает в параллельномкоде на второй вход блока 11 дешифраторов.При дешифрации управляющего символа "Флаг открывающий" на нервом выходе блока 11 дешифраторов появляетсяимпульс, устанавливающий четвертыйтриггер 12 в единичное состояние,при этом разрешается работа счетчика5 и блока 17 удаления бит-стаффинга,который на своем выходе начинает,вырабатывать импульсы строба, по которым происходит сдвиг информации повторому 14, четвертому 16 и третьему 15 сдвиговым регистрам, включенным последовательно. За счет того, что блоком 17 удаления бит-стаффинга блокируется выработка импульса строба после каждых пяти следующих подряд единиц, в первык 14, четвертый 16 и третий 15 сдвиговые регистры посту пает освобожденная от бит-стаффинга информация.Если при сравнении адрес, кадра сов падает с адресом данного устройства, на третьем выходе блока 11 дешифраторов появляется импульс, устанавливающий третий триггер 8 в единичноесостояние. При этом разрешается работа блока 10 памяти, а блок 18 конт-роля начинает подсЧет контрольнойпоследовательности принимаемого кадра После восьми импульсов сдвига, поступивших на вход счетчика 5, на его выходе появляется импульс, поступаю , Щий на третий вход блока 10 памяти. По переднему фронту этого импульсапроизводится запись байта информации с выхода третьего "регистра 15 в блок 30 микросхем оперативной памяти. По , заднему Фронту этого импульса производится переключение счетчика 32 адреса памяти в следующее состояние, ,а счетчик 5 переключается в нулевоесостояние. После набора следующего информационного байта в.третьем сдвиговом регистре 15 на выходе счетчика 5 опять появляется импульс, производя щий запись очередного байта информации в блок 10 буферной памяти.Одновременно с записью принимаемой информации в блок 10 буферной памяти производится подсчет контрольной последовательности блоком 18. После дешифра.ции Флага закрываюшего на втором выходе блока 11 дешифраторов появляется импульс, сбрасывающий четвер. тый триггер 12 и третий 8 триггеры в нулевое состояние, После сложения контрольной суммы, подсчитанной блоком 18, с контрольной послецовательностью, содержащейся в принимаемом кадре, блок 18 контроля в случае совпадения контрольных последовательностей Формирует на своем выходе в этот момент потенциал, поступающий на третий вход элемента И 3.Этот потенциал вместе с разрешающим потенциалом на первом входе элемента И 3 появляется подготовительными для прохождения импульса через элемент И 3 с второго его входа, который формируется блоком,)1 дешифраторов на его четвертом выходе во времядешифрации блоком 11 конца кадра,Этот импульс, пройдя через элементИЛИ 4 на второй вход передатчика 2,заменяет последний нуль в управляющемсимволе "Конец кадра" на единицу,тем самью преобразуя его в символ"Кадр принят", что для устройства,передающего сообщение, является признаком правильного приема сообщенияабонентом. Одновременно импульс с 15 выхода элемента И 3 устанавливаетвторой триггер 7 в единичное состояние, сообщая абоненту о наличии длянего в блоке 10 памяти принятогосообщения.2 О Абонент, получив признак о наличии в блоке 10 памяти принятого сообщения, имеет возможность прочитатьего путем подачи на вход блока 1 Опамяти импульсов чтения, По. каждому 25 импульсу на информационном выходеблока 10 памяти появляется очереднойбайт информации, а счетчик 32 адресапамяти переключается в предыдущеесостояние, т.е. информация, записанЗ 0 ная в блоке 10 памяти, считываетсяабонентом в обратном направлении.После считывания последнего в обратном порядке байта информации счетчик32 адреса устанавливается в нулевое 35 состояние а на выходе дешифратора31 появляется импульс, сбрасывающийвторой триггер 7 в нулевое состояние,тем самым сообщая абоненту, что информация ему передана полностью.В процессе работы абонент, устанавливая или сбрасывая первый триггер6, сообщает устройству о своей готовности работать в составе кольцевойсистемы передачи данных.изобретенияФормула1 е устройство для сопряжения междуабонентами, содержащее приемник, передатчик, элемент И, элемент ИЛИ, счетчик и с первого по третий триггеры, причем входы установки и сброса устройства соединены соответственно с, единичным и нулевым входами первого триггера, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения в него введены блок синхронизации, блок памяти, блок дешифраторов, четвертый триггер, с первогос единичным и нулевым входами четвертого триггера, с единичным входом третьего триггера и с вторым входом элемента И, третий вход которого соединен с выходом блока контроля,2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок контроля содержит первый, второй регистры, первый, второй, третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, с первого по пятый элементы И и элемент И-НЕ, причем вход синхронизации, информационный и управляющий входы блока соединены соответственно с первыми входами первого элемента И и первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с вторым входом первого элемента И, вход разрешения блока соединен с входами сброса первого, второго регистров, входы синхронизации первого, второго регистров и первые входы второго, третьего, четвертого, пятого элементов И соединены с выходом первого элемента И, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым информационным входом первого регистра и с первыми входами второго, третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы разрешения первого, второго регистров подключены к шине единичного потенци": ала устройства, вторые входы первого, второго, третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами восьмого разряда второго регистра, пятого разряда первого регистра и четвертого разряда второго регистра, выходы второго, третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены, соответственно с входом шестого разряда первого регистра и.с входом пятого разряда второго регистра, с второго по пятый входы второго элемента И соединены соответственно с выходами с первого по четвертый разрядов первого регистра, с второго по пятый входы третьего элемента И соединены с выходами с пятого по восьмой разрядов второго регистра соответственно с второго цо пятый входы четвертого элемента И соединены с выходами с первого по четвертый разрядов второго регистра соответственно, с второго по пятый входы пятого элемента И соепо четвертый сдвиговые регистры,блок удаления бит-стаффинга и блокконтроля, причем вход приемника подключен к входу устройства для подклю 5чения информационного выхода первогоабонента, выход приемника соединенс информационными входами блока удаления бит-стаффинга, первого, второгосдвиговых регистров и с входом запуска блока синхронизации, первый выходкоторого соединен с входами синхронизации блока удаления бит-стаффинга,первого сдвигового регистра, блокаконтроля, блока дешифраторов и блока 15памяти, второй выход блока синхронизации подключен к синхровходу передатчика, информационный вход и выходкоторого соединены соответственно свыходом элемента ИЛИ и с выходом 20устройства для подключения информационного входа первого абонента, первый вход элемента ИЛИ соединен споследовательным выходом первогосдвигового регистра, второй вход элемента ИЛИ соединен с выходом элементаИ и с единичным входом второго триггера, выход которого соединен с выходом готовности устройства, нулевойвход второго триггера соединен с выхо З 0дом переполнения блока памяти, информационные вход и выход которогоявляются входом и выходом устройствадля подключения соответственно входаи выхода данных второго абонента,вход записи блока памяти соединен свыходом счетчика, выход третьего триггера соединен с входами разрешенияблока контроля и блока памяти и спервым входом элемента И, выход40третьего сдвигового регистра соединен с первым информационным входомблока дешифраторов и с входом чтенияблока памяти, выход четвертого триггера соединен с нулевым входом третьего триггера и с входами разрешениясчетчика и блока удаления бит-стаффинга, выход которого соединен с входамисинхронизации второго, третьего, четвертого регистров сдвига, со счетнымвходом счетчика и с управляющимвходом блока контроля, выход второгорегистра сдвига соединен с информационным входом четвертого регистрасдвига, последовательный выхОд которого соединен с информационными входами третьего регистра сдвига и блокаконтроля, второй, третий, четвертыйинформационные входы блока дешифраторов соединены соответственно спараллельными выходами первого, четвертого регистров и первого триггера,с первого по четвертый выходы блокадешифраторов соединены соответственнодинены с выходами с пятого по восьмой разрядов второго регистра соответственно,входы с второго по пятый разрядов первого регистра соединенысоответственно с выходами с первогопо .четвертый разрядов первого регистра, входы шестого и седьмого разрядовпервого регистра соединены выходамишестого н седьмого разрядов первогорегистра соответственно, вход первогоразряда второго регистра соединен свыходом восьмого разряда первогорегистра, входы второго, третьего,четвертого, шестого, седьмого ивосьмого разрядов второго регистрасоединены соответственно с выходамипервого, второго, третьего, пятого,шестого и седьмого разрядов второгорегистра, с первого по четвертый входы и выход элемента И-НЕ соединенысоответственно с выходами с второгопо пятый элементов И и с выходом блока,3. Устройство по п,1, о т л и ч аю щ е е с я тем, что блок удалениябит-стаффинга содержит счетчик, дешифратор, триггер, элемент НЕ, с первого по четвертый элементы И, первыйвторой элементы ИЛИ и элемент И-НЕ,причем информационный вход блока под 117591 Окпючен к первым входам первого, второго элементов И и через элемент НЕ кпервому входу элемента И-НЕ, вход 5разрешения блока подключен к первомувходу третьего элемента И, к второмувходу второго элемента И и к первомувходу первого элемента ИЛИ, вход синхронизации блока подключен к второмувходу первого элемента И, к входусинхронизации триггера, к первомувходу четвертого элемента И и к второму входу элемента И-НЕ, выход которо.го подключен к второму входу первогоэлемента ИЛИ, выход которого соединенс входом сброса счетчика, счетныйвход которого соединен с выходомпервого элемента И, выход счетчикасоединен с входом дешифратора, выходкоторого соединен с информационнымвходом триггера, единичный и нулевойвыходы которого соединены соответственно с вторым входом третьего элемента И и с третьимвходом второго рб элемента И, первый, второй входы ивыход второго элемента ИЛИ соединенысоответственно с выходами второго итретьего элементов И и с вторым вхо-,дом четвертого элемента И, выход коц торого является выходом блока.1411759 Составитель С.БурухиРедактор П,Гереши Техред М.Дидык орректор М,П писное изводственно-полиграфическое предприя Заказ 36 б 345 Тираж 70 ВНИИПИ Госуд по делам 113035, Москва, твенногобретений35, Раушс митетаоткрытия наб.,Ужгород, ул. Проектная