Шалугин

Номер патента: 1439613

Опубликовано: 23.11.1988

Авторы: Кудряшов, Пинчук, Шалугин, Школяренко

МПК: G06F 13/24

Метки: периферийным, сопряжения, устройством, эвм

...центрального процессорасчитывает этот код и проверяет установлен ли соответствующий РАБ-А35в разряд "1".Затеи модуль центрального процессора записывает в порт вывода управляющих сигналов код, где разрядуАДР-К соответствует О , и таким об 13, 140разом сбрасывает АДР-К на интерфейсе ввода-вывода,ВСброс ЛДР-К с выхода регистра 6управления передаетсч на вход блока8 управления, который сбрасывает сиг 45нал на входе 26 считывания блока 4 папамяти вывода. В результате прекращается выдача через передатчики 12данных кода адреса периферийного устЩройства и триггер запроса прерываниявыходного буферного регистра 46 сбра-,сывается,Периферийное устройство. получивсброс ЛДР-К, устанавливает на инфор-.мационных шинах свой код адреса исигнач...

Номер патента: 1411759

Опубликовано: 23.07.1988

Авторы: Калина, Шалугин, Школяренко

МПК: G06F 13/00

Метки: абонентами, между, сопряжения

...запись байта информации с выхода третьего "регистра 15 в блок 30 микросхем оперативной памяти. По , заднему Фронту этого импульса производится переключение счетчика 32 адреса памяти в следующее состояние, ,а счетчик 5 переключается в нулевоесостояние. После набора следующего информационного байта в.третьем сдвиговом регистре 15 на выходе счетчика 5 опять появляется импульс, производя щий запись очередного байта информации в блок 10 буферной памяти.Одновременно с записью принимаемой информации в блок 10 буферной памяти производится подсчет контрольной последовательности блоком 18. После дешифра.ции Флага закрываюшего на втором выходе блока 11 дешифраторов появляется импульс, сбрасывающий четвер. тый триггер 12 и третий 8 триггеры в...

Номер патента: 1370792

Опубликовано: 30.01.1988

Авторы: Калина, Шалугин, Школяренко

МПК: H04L 7/02

Метки: синхронизации, тактовой

...дешифратора 3 появляется импульс, устанавливающий 0-триггер 4 в состояние логической "1". Единичный уровень сигнала с выхода 0-триггера 4 разблокирует элемент И-НЕ 5. При появлении значащего момента входного сигнала на входе элемента И-НЕ 5, на его выходе формируется отрицательный импульс, устанавливающий делитель 2 частоты н исходное состояние. По заднему положительному фронту этого импульса Р-триггер 4 также устанавливается н нулевое состояние и вновь блокирует элемент И-НЕ 5.Импульс на втором выходе дешифратора 3 служит для установки П-триггера 4 н нулевое состояние на тот случай, если значащий момент входного сигнала не попадает в зону, в которой разрешена коррекция фазы тактовых импульсов, и сам не устананлинает триггер в это...