Устройство для опроса источников дискретных сообщений

(54) У ТОЧНИ НИЙ (57) выч исл пол ьзо ности Цель опроса ится к цифровой и может быть иссистемах, в част- мена информацией. кращение времени чников дискретных Изобретени ительной т ано в циф в устройст зобретения приоритетн хн ровых ах об с5 ил. х и 4 Ьь 1 б ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ А ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидете694857 кл. 6 06 Г 1Авторское свидетель1278860 кл. С 06 Р ТРОЙСТВО ДЛЯ ОПРОСА ИСКОВ ДИСКРЕТНЫХ СООБШЕсообщений. Устройство содержит М каскадно соединенных ячеек памяти, два элемента ИЛИ 15 и 16, элемент И8 и блок 24 синхронизации. Каждая из ячеек, кроме первой, содержит триггер 1 О и пять элементов И 1 - 5. В устройство введены три ггер 23, второй, третий элементы И 19 и 20, третий элемент ИЛИ 17, формирователь 21 импульса, элемент 22 сравнения кодов, а в каждую ячейку, кроме первой, введены четыре элемента И 6 - 9. Принцип работы состоит в том, что каждый раз во время опроса и обслуживания очередного источника дискретных сообщений производится сравнение приоритетности вновь поступивших запросов по отношению к обслуживаемому. В зависимости от результата этого сравнения устройство продолжает опрашивать последующие источники или возвращается в исходное состояние.Изобретение относится к цифровой вычис. лительной технике и может быть использовано в цифровых системах, в частности в устройствах обмена информацией.Целью изобретения является сокращение времени опроса приоритетных источников дискретных сообщений.На фиг. 1 представлена блок-схема устройства; на фиг. 2 функциональная схема блока синхронизации; на фиг. 3 схема подключения входов элемента сравнения кодов; на фиг. 4 и 5 - времен. ные диаграммы работы устройства.Устройство содержит М каскадно соединенных ячеек памяти, в каждую из которых, кроме первой, входит первый, второй, пятый, четвертый, третий, шестой - девятый элементы И- 9 и триггер 1 О. В первую ячейку памяти входят первый и второй элементы И 1, 2, четвертый элемент И 4, третий элемент И 5, пятый элемент И 6, шестой элемент И 8 и триггер 10. Устройство имеет пару входов 11 и 12 запроса в каждой ячейке памяти, кроме первой, которая содержит один запросный вход 11. Выходы 3 и 14 каждой ячейки, кроме первой, образуют пару выходов устройства для подключения входов разрешения источников дискретных сообщений. Первая ячейка имеет один выход 4. Устройство содержит также с первого по третий элементы ИЛИ 15, 16, 17, с первого по третий элементы И 18, 9, 20, формирователь 21 импульса, элемент 22 сравнения кодов и триггер 23. Кроме того, в устройство входит блок 24 синхронизации с входами 25, 26, 27 пуска, сброса и оста- нова и с первым и вторым выходами 28 и 29.В состав блока 24 синхронизации (фиг. 2) входят шесть элементов И 30 - 35 и два триггера 36 и 37.В элементе 22 сравнения кодов (фиг. 3) самый старший по разряду вход первой группы и самый младший вход второй группы входов соединены с шиной нулевого потенциала. Всс последующие входы первой и второй групп входов соединены соответственно с запросными выходами и входами устройства в порядке уменьшения их приоритетности. Самый высокий приоритет в устройстве имеет вход 12 второй ячейки, затем вход2 третьей ячейки и т. д. до последней (М-й) ячейки, и далее по уровню приоритета следуют вход 11 первой ячейки, вход 1 второй ячейки, затем вход 11 третьей ячейки и т. д. до последней (М-й) ячейки. Указанное подключение входов элемента 22 сравнения кодов соответствует тому, что для устройства, содержащего, например, семь запросных входов (четыре входа 11 и три входа 12), используется элемент сравнения кодов на восемь двоичных разрядов. При этом пусть код входа2 второй ячейки имеет двоичную разрядность, равную 2- 64, следующий по 5 1 О 15 20 25 30 35 40 45 50 55 приоритетности код входа 12 третьей ячейки равен 2=32 и все последующие соответственно 16, 8, 4, 2, 1.Выходам 13 и 14 устройства для подключения входа разрешения каждого источника дискретных сообщений присваивается приоритетность и двоичная разрядность соответственно входам 1, 12, но со сдвигом на один разряд, т. е. самая высокая приоритетность и двоичный код, равный 128, имеет выход 13 второй ячейки, затем выход 13 третьей ячейки с кодом 64 и т. д.Устройство работает следующим образом.С приходом сигнала Сброс низкого уровня на вход 26 и первые входы элементов И 30, 31 на их инверсных выходах появляются высокие уровни, которые открывают элементы И 32, 33 (фиг. 2). Так как при этом еше отсутствуют сигналы запроса на входах 1 и 12 устройства, то на инверсном выходе элемента И 18 уровень низкий, на инверсном выходе элемента ИЛИ 17 и, следовательно, на входе формирователя 21 уровень высокий. Высокий уровень на входе формирователя 21 приводит к формированию им одиночного отрицательного импульса. При этом на его выходе и, следовательно, на входе 27 уровень высокий. Длительность сигнала Сброс превышает длительность одиночного импульса формирователя 21 и поэтому на входе 27 уровень становится высоким при одновременно низком уровне на входе 26. Элементы И 32 - 34 открыты по своим первым входам, т. е. на выходе этих элементов появляется сигнал такого же уровня, что и на вторых входах. По кольцу из триггеров 36 и 37 циркулирует волна включений и выключений до тех пор, пока действует сигнал Сброс. Во время действия этого сигнала на выходе элемента И 35 и на выходе 29 также низкий уровень, который закрывает все элементы И 1 и 2.Во время действия сигнала Сброс на выходах триггеров 36 и 37 циркуляция волны проявляется в том, что на их выходах генерируется сигнал высокой частоты (порядка 10 мГц) по форме близкий к прямоугольному. В этот момент времени используется такой сигнал с единичного выхода триггера 37.Так как на выходе 29 во время действия сигнала Сброс уровень сигнала низкий, то на инверсных выходах элементов И 1, 2 он высокий, т. е. пассивный для установочных единичных и нулевых входов триггеров 10. Таким образом, сигнал высокой частоты с выхода 28 через элементы И 5 проходит на синхроводы триггеров 10 и устанавливает их в исходное (нулевое) состояние, так как их информационные входы подключены к шине нулевого потенциала. Во время действия сигнала Сброс указанные потенциалы и сигнал на выходе 28 сохраняют описанноесостояние и тем самым триггеры 10 многократно подтверждают свое состояние, Триггер 23 при этом также устанавливается в единицное состояние и многократно его подтверждает. При этом на его нулевом (инверсном) выходе и, следовательно, на входах элементов И 8, 9 уровень низкий, на инверсных выходах элементов И 8, 9 уровень высокий. Поэтому элементы И 6, 7 открыты по входам 11 - 12.Так как все триггеры 10 установлены в исходное (нулевое) состояние и на их пря мых выходах - низкий уровень, то ца выходе элемента ИЛИ 16 уровень низкий. Тем самым на входе 25 и вхоле элемента И 31 появляется низкий уровень, который не изменяет режима работы б.ц- ка 24 при наличии сигнала Сброс. После завершения действия сигнала Сброс состояние элементов И 31, 32, 34 це изменяется. На обоих входах элемента И 30 уровни становятся высокими, поэтому на его инверсном выходе появляется низкий уровень, который закрывает элемент И 33 Волна распространяющаяся по кольцу из двух триггеров 36 и 37, дойля до триггера 36, останавливается и триггер 36 не срабатывает, Ъ. е. не переключается по единичному входу и фиксируется в нулевом сос. тоянии, как и триггер 37 (триггеры 36 и 37 устанавливаются высоким уровнем по соответствующим установочным входам ) . Так как при этом на обоих входах элемента И 35 уровни высокие, то и на его выходе, а следовательно и на выходе 29 уровень высокий, а на выходе 28 уровень низкий. При этом на запросны.с входах 11 и 12 еще нет сигналов и поэтому на выходе элемента И 18 низкий уровень.Низкий уровень на выходе элемента И 18 фиксирует триггеры 10 в указанном состоянии, так как переключение триггеров 10 из исходного (нулевого) состояния может начаться только с триггера 1 О первой ячейки. Это связано с тем, что в кольце триггеров 1 О есть характерная точка соединения, которая связана с триггером 1 О первой ячейки. В указанном исходном состоянии высокий переключающий уровень поступает с нулевого выхода триггера 10 последней (М-й) ячейки через закрытый элемент И 2 первой ячейки, а все остальные триггеры не могут переключить последующие триггеры.Таким образом, после снятия сигнала Сброс блок 24 и все устройство находятся в исходном состоянии. Временная диаграмма приведена на фиг. 4 и показывает уровни сигналов в характерных точках устройства.Исходное состояние устройства (режим ожидания) длится до тех пор, пока хотя бы на одном из входов 11 и 12 устройства не появится сигнал. Предположим, что та Несовпадение сигналов ца входе элемента ИЛИ 16 в описываемом ссстоянги приводит к появлению высокого уровня ца егс инверсном выходе и,следоватсльно, и; вхслс элемента И 31. На всолс элсмсца 11 32 появляется низкий уровень, который цо.цотавливает к переклкчению в цовсн состояние блок 24. Переход блока 24 синхронизации в новое состояние зависит ст результата сравнения колов, полацас мых с о всех запросных входов 11 и 12 и цссх ответных выходов 13 и 14 устройства ца входы элемента 22. В зависимости от рсзультата сравнения уровень сцс цала на цхо се 27 либо остается высоким и при эгсм состояние блока 24 не изменяется, лцГс и этот вход поступает одиночный отрицатсльный импъльс с выхода формироватс:;я 21 и блок 24 изменяет свое состояние.Результат сравнения указанных кслв зависит от того, изменяется ли соотноцсццс уровней приоритетности по запросным входам 11 и 12 устройства во время обслуживания оцередного источника запрос по сравнению с уровнем приорцтетцск гц источника запроса, обслуживаемого ц лацный момент, кол которого определяется цц ким уровнем на одном из выходов 13 и 1) стройства, подключенных к груп пс цчлц 35 40 45 50 55 5 10 15 20 25 30 кие сигналы низким уровнем появляюгся ол. новременно на входах 11 и 12 второц ячйки и входе 11 третьей ячейки. Тсгла ца инверсном выходе элемента И 18 появляется высокий уровень, по которому открывается элемент И 2 первой ячейки, так как в это время на выходе 29 и на сост. ветствующих входах элементов (1 1, 2 всех ячеек также высокий уровень. При этом ца всех входах элемента И 2 первой ячейки уровни высокие, на его выхоле появляется низкий уровень, который являегся активным лля триггера 10 и устанавливает его в единичное состояние. Это соответствует томх, что в этом месте возникает волна, которая переключает только триггер 1 О цервсй ячейки и останавливается, так как на прямом входс элемента И 7 второй ячейки уровень высокий, на инверсном входе этого элемс цта уровень низкий, на инверсном выходе элемента И 7 уровень становится ни зким и закрывает элемент И 2 второй яцсйкц. В новом состоянии совпадение сигналсв цц в.ходах элемента И 3 второй ячеики приводит к выработке на соответствующс и выходе 13 этого элемента сигнала цнзксцо уровня разрешения для источника ио вхолу 12 второй яцейки. При этом ца выходе лсмента ИЛИ 15 и вхолах элементов И 1), 2) появляется положительный импульс, ллцтельность которого равна времени обслу живания соответствующего истоццика лискретцых сообщений, в данном случ;исгоц ника, подключенного к вхолу 12 вгсрси ячейки.элемента 22 сравнения кодов. При этом код по запросным входам 1 и 12 устройства является суммарным, так как одновременно могут подать запрос на обслуживание либо один, либо группа источников. Код на выходах 13 и 4 устройства определяется только кодом одного из выходов, так как только на одном из них может быть сиг. нал в данный момент времени. Обозначим через Л суммарный код разрядов запросных входов 1 и 2, а через В - разрядность кода по одному из выходов 13 или 14. Обозначим поступление одиночного отрицательного импульса на вход 27 с переводом его в новое состояние через УСТ (установка), а поступление высокого уровня без изменения состояния блока 24 УСТ (отрицание УСТ). Тогда условие дальнейшей работы устройства запишется так:если А ) В, то УСТесли А ( В, то УСТ Это означает, что устройство возврацается в исходное состояние тогда, когда уровень приоритетности источника запроса на обслуживание, поступившего во время обслуживания очередного источника запроса на обслуживание, выше, чем уровень источника, обслуживаемого в данный момент времени. Устройство возвращается в исходное состояние и после обслуживания последнего из выставивших запрос источников, и поэтому А=В=О.Приведенное условие работы обеспечивается тем, что входы А и В подключены со сдвигом, как это показано на фиг. 3, гдс указана нумерация вхо;ов-выходов устройства и соответствующая им разрядность код. Вхду-выходу с более высоким уровнем приоритетности соответствует и большийДля рассматриваемого примера, когда од/)н 1 ехенпои в.яютс 5 заирсы а Входх 11 и 2 второй ячейки и входе 11 третьей ячейки, это сктветствует тому, что код А = 64 г 4 + 2 - 70, так как коды назанных входв равны соответственно 64, 4 и 2. Тлк как при этом в первую очередь бслу живается слый приоритет вход 12 второй ячейки, это соответствует коду, равному28 на второй группе входов элемента 22 сравнения кодов, так как появляется отрицательный потенциал на выходе 13 второй ячейки. Так как 70(28, т е. А(В, то сигнала УСТ нет, При этом на выходе элемента 22 и входе э.и мента И 19 уровень низкий, тем самым совпадения нет, на выходе элемента И 19 потенциал остается низким, триггер 23 остается в прежнем, единичном, состоянии. На вход элемента И 20 поступает высокий уровень с выхода элемента ИЛИ 15, поэтому на его выходе уровень высокий. Так как на обоих входах элемента ИЛИ 17 высокие уровни, то на его выходе и . на входе формиро вателя 21 потенциал становится низким, а это не изменяет уровень сигнала на входе 27 блока 24. Такое состояние устройства длится до тех пор, пока не будет обслужен источник запроса по входу 12 второй ячейки (время 1 на фиг. 4). После его обслуживания, когда становится высоким уровень по входу 12 второй ячейки и затем по выходу 13 этой же ячейки, в цепи триггеров О вновь возникает волна переключений. Эта волна переключает триггер 10 третьей и т. д. ячеек до последней, М-й, ячейки, после переключения триггер 10 первой ячейки переключается опять в нулевое состояние, а триггер 10 второй ячейки не переключается, так как низкий уровень на входе 11 этой ячейки проходит на выход элемента И 6 этой ячейки и закрывает элемент И 1 в этой ячейке (1, фиг. 4).Несовпадение сигналов на входе и выходе триггера 10 второй ячейки используется для выработки ответного сигнала на выходе 14 второй ячейки. Во время обслуживания этого источника (время 1 г на фиг. 4), когда на выходе элемента ИЛИ 15 уровень сигнала опять становится высоким, состояние сигналов на выходах элементов И 20, ИЛИ 17 и на выходе формирвателя 21 не изменяется, так как аналогично описанному А(В. Действительно, код А=4 + 2 = 6; код В=8. 30 35 40 45 50 55 5 10 15 20 25;.Этот источник дискретного сигнала обслуживается аналогично предыдущему (1 фиг. 4), и начинается обслуживание последнего оставшегося источника по входу 11 третьей ячейки, который обслуживается таким же образом. После снятия последнего запроса по входу 11 третьей ячейки происходит совпадение сигналов на входе элемента И 18 и на его выходе уровень становится низким. При этом возникает перепад уровня с низкого на высокий на выходе элемента ИЛИ 17 и, следовательно, на входе формирователя 21. На выходе формирователя 2 возникает одиночный отрицательный импульс (1 на фиг. 4), который через вход 27 закрывает элемент И 34 и через элемент И 30 открывает элемент И ЗЗ. Триггер 36 при этом переключается в единичное состояние, а триггер 37 остается в прежнем (нулевом) состоянии. При этом на выходе 29 появляется низкий уровень на время длительности единичного импульса на выходе формирователя 21, по которому закрываются элементы И 1, 2 всех ячеек.Из-за различного времени переходных процессов не все элементы И 1, 2 в ячейках закрываются в одно и то же время, но работоспособность устройства при этом не нарушается, так как длительность одиночного отрицательного импульса должна быть больше времени одного переходногопроцесса, и, кроме того, в блоке 24 предусмотрена временная задержка, равна времени переключения этого блока в следующее состояние после окончания отрицательного импульса и появления высокого уровня ца входе 27 (Г на фиг, 4, Г 1 ри этом открывается элемент И 34 и триггер 37 переключается в единичное состояние, на выходе 28 появляется высокий уровень. Таким образом, появление сигнала на сицхронходах триггеров 10 запаздывает по отношению к запрещаюгцему сигналу на ус тановочных входах этих триггеров на величину порядка времени двух переходных процессов (1,.;, (6 на фиг. 4). По синхросигналу на выходе элементов И 5 происходит установка триггеров 1 О в исходное (нулевое) состояние. Из-за различного времени переходных процессов указанные триггеры устанавливаются в это состояние в разные моменты времени, но в схеме фиксируется момент их установки по триггеру с самым большим временем переключения, 20 так как совпадение по входам. элемента ИЛИ 16 происходит только после переключения в нулевое состояние всех триггеров 10. После появления сигнала низкого уровня на выходе элемента ИЛИ 16 и входе 25 открывается элемент И 32 и триггер 36, а затем и триггер 37 персключаются в нулевое состояние. Тем самым блок 24 переключается в исходное состояние, которое определяется низким уровнем на выходе 28 и высоким уровнем ца выходе 29, ио которому открываются всс элементы И 1, 2. Следовательно, устройство вернулось в исходное состояние ожидания -, на фиг. 4).Рассмотренный случай, при котором устройство продолжает последовательный опрос всей группы источников, сохраняется и в описанных ниже втором и третьем случаях. Пусть во втором случае как и в рассмотренном выше, одновременно появляются сигналы на запросных входах 11 и 12 второй ячейки и входе 11 третьей ячейки. При этом 40 после обслуживания запроса по входу 12 второй ячейки, во время обслуживания запроса по входу 11 второй ячейки приходит запрос ио входу 11 четвертой ячейки.Тогда (см. фиг. 3) А=4+ 1 =.5; В=8, так как А(В, то УСТ,45 Пусть в третьем случае поступает только один запрос по входу 12 ячейки 2 и во время его обслуживания поступает запрос ио входу 11 ячейки 1, Тогда (фиг. 3) А=64-г 8=72; В=-128; так как А(В, то УСТ.Рассмотрим случай, ири котором подаются запросы по входу 12 ячейки 4, входу 11 ячейки 2 и входу 11 ячейки 3. Из исходного состояния ожидания после появления 55 высокого уровня на выходе элемента И 18 в цепочке триггеров 10 возникает волна переключений, которая останавливается на триггере 10 ячейки 4), так как элемент И 2 этой ячейки закрыт сигналом низкого уровня по входу 12 и далее низким уровнем на выходе элемента И 7 и входе И 2 этой ячейки. После этого, аналогично описанному ранее случаю работы устройства при обслуживании запроса по входу 12 ячейки 2, происходит смена состояний блока 24 и вырабатывается ответный сигнал на выходе 13 элемента И 3 ячейки 4. На выходе элемента ИЛИ 15 появляется положительный импульс (время ( на фиг. 5), длительность которого ранна времени обслуживания источника по запросному входу 12 ячейки 4. Пусть во время обслуживания этого источника приходит запрос по входу 12 ячейки 3. До поступления этого запроса суммарный код по входу А=16+4+2=22 (что соответствует сумме кодов по входу 12 ячейки 4, входу 11 ячейки 2 и входу 11 ячейки (3 ио фиг. 3). При этом код В соответствует значению кода выхода3 ячейки 4, т, е. В = - 32. Так как А(В, то сигнала установки нет, но в момент поступления запроса по входу 12 ячейки (3 соотношение А и В изменяется. В этом случае; А=32+ +16+4+2=54, так как к предыдущему значению А добавляется входной код, равный коду нового запроса величиной 32. Поэтому на выходе элемента 22 появляется высокий уровень, а так как в этот момент времени на выходе элемента ИЛИ 15 уровень также высокий, то на входах элемента И 9 происходит совпадение уровней и ио переднему фронту положительного импульса на его выходе триггер 23 устанавливается в нулевое состояние. Тем самым на нулевом выходе триггера 23 и на входах элементов И 8, 9 появляется уровень. В этот момент времени на входах элементов И 8 9 всех ячеек, кроме элемента И 8 ячейки 4, уровни также высокие, так как ответный сигнал низкого уровня присутствует только на выходе 13 элемента И 3 ячейки 4. Гоэтому только на выходе элемента И 8 ячейки 4 уровень высокий и тем самым открыт по входу элемент И 6 только этой ячейки. Элементы И 6, 7 остальных ячеек заблокированы. После обслуживания источ. цика запроса ио входу 12 ячейки 4 снят низкий уровень з). Гри этом возникает циркуляция волны переклкчения триггеров 10, начиная с последук)щего триггера 1 О ячейки 5, так как снят запросный сигнал с предыдущей ячейки 4. За промежуток времени , 1 ца фиг. 5), который является временем переходных процессов в блоке 24 для перехода его в следующее состояние, когда на его выходе 29 появляется отрицательный потенциал, запрещающий эту циркуляцию блокировкой элементов И 1, 2, может переключиться51015 20 формула изобретения один или несколько триггеров 10. При этом работоспособность устройства не нарушается, так как после снятия запросного сигнала с входа 12 ячейки 4 для этой ячейки, как и для всех остальных, сигналы с запросных входов 11, 12 не проходят через вторые входы элементов И 6, 7, которые закрыты низким уровнем с выходов элементов И 8, 9. Тем самым во время переходных процессов блока 24 в следующее состояние ответные сигналы на выходах 13 и 4 не вырабатываются. После снятия запросного сигнала низкого уровня с входа 12 ячейки 4 уровень сигнала на выходе 13 элемента И 3 этой ячейки становится высоким, происходит совпадение по входам элемента ИЛИ 15 и на его выходе уровень становится низким, на выходе элемента И 20 - низким, а затем на выходе элемента ИЛИ 17 - высоким. Так как на вход формирователя поступает высокий уровень, то на его выходе возникает единичный отрицательный импульс (время 14 в 1 г на фиг. 5) и блок 24 переходит в следующее состояние, при котором на его выходе 29 уровень становится низким (1) циркуляция волны прекращается.тЗатем блок синхронизации переходит в следующее состояние, при котором на его выходе 28 уровень становится высоким (1 г), по которому все триггеры 10 через элементы И 5 устанавливаются в нулевое состояние, а триггер 23 - в единичное. Это приводит к тому, что закрываются элементы И 8, 9 и открываются все элементы И 6, 7 для прохождения сигналов по запросным входами 12. Переход блока 24 в последующие состояния происходит аналогично описанному ранее, и устройство возвращается в исходное состояние. Так как остаются необслуженными запросные входы, то устройство не фиксируется в состоянии ожидания, а возникающая волна переключений останавливается на триггере 0 ячейки 3 и начинает обслуживаться источник запроса по входу2 этой ячейки (1;). В дальнейшем, после обслуживания этого запросного входа, работа устройства аналогична описанной, обслуживаются последовательно оставшиеся источники запросов по входу 11 ячейки 2 (время 1 з на фиг. 5) и затем по входу1 ячейки 3 (время 1,). Промежутки времени 1, 1 соответствуют времени переходнып процессов в цепи триггеров 10 при их переходе в последующие состояния, связанные с перемещением волны переключений. Так как при обслуживании этих двух источников запросов выполняется соотношение Л(В, то сигнал установки на блок 24 не поступает и поэтому он не изменяет свое состояние.После обслуживания последнего из подавших запросы источников, если не было новых запросов, на всех входах 11 и2 25 30 35 40 45 50 55 уровни становятся высокими, на группе входов элемента И 18 происходит совпадение и на его инверсном выходе уровень становится низким (1, на фиг. 5). Поэтому на инверсном выходе элемента ИЛИ 17 уровень становится высоким и после появления на выходе формирователя 21 отрицательного импульса устройство переходит в режим ожидания (через время 1 , 1. на фиг. 5) аналогично описанному ранее случаю.Во всех описанных режимах, когда циркулирует волна включений и выключений, исключена возможность появления помехи на выходах устройства из-за неодновременного срабатывания триггеров 10, При отсутствии запросов по входам1 и2 (высокий уровень) элементы И 3, 4 заблокированы по инверсным входам сигналами с выходов элементов И 6, 7,Устройство для опроса источников дискретных сообщений, содержащее М ячеек памяти, два элемента ИЛИ, первый элемент И и блок синхронизации, первый и второй выходы которого соединены соответственно с входами сброса и синхронизации М ячеек памяти, входы запроса и первые выходы которых являются соответственно группой входов и выходов устройства для подключения к выходам запросов и входам разрешения источников дискретных сообщений и соединены соответственно с группами входов первых элементов И и ИЛИ, второй и третий выходы 1-й ячейки памяти (1=1, М) соединены соответственно с первым и вторым информационными входами (1+1)-й ячейки памяти, второй и третий выходы М-й ячейки памяти подключены соответственно к первому и второму информационным входам первой ячейки памяти, вход пуска которой соединен с инверсным выходом первого элемента И, вход пуска блока синхронизации соединен с инверсным выходом второго элемента ИЛИ, группа входов которого подключена к вторым выходам ячеек памяти, причем каждая ячейка памяти, кроме первой, включает триггер и пять элементов И, а первая ячейка памяти включает триггер и четыре элемента И, причем в каждой ячейке памяти прямой и инверсные выходы триггера являются вторым и третьим выходами ячейки памяти, информационный вход триггера соединен с шиной нулевого потенциала, входы сброса, установки и синхронизации триггера подключены соответственно к инверсным выходам первого и второго элемента И и прямому выходу третьего элемента И, первый, второй и третий входы которого соединены соответственно с синхронизирующим входом ячейки памяти и инверсными выходами первого и второгоэлементов И, причем в первой ячейке памяти первый вход четвертого элемента И соединен с прямым выходом триггера, а выход и второй вход - соответственно с первым выходом и первым информационным входом первой ячейки памяти, первые входы первого и второго элементов И соединены соответственно с первым и вторым входами первой ячейки памяти, а вторые входы с входом сброса первой ячейки памяти, третий вход второго элемента И является входом пуска первой ячейки памяти, причем в каждой ячейке памяти, кроме первой, прямой и инверсный выходы триггера подключены соответственно к первым входам четвертого и пятого элементов И, вторые выходы которых образуют первый выход ячейки памяти, а вторые входы подключены соответственно к второму и первому информационным входам ячейки памяти и первым входам первого и второго элементов И, вторые входы которых являются входом пуска ячейки памяти, отличаюиееся тем, что, с целью сокращения времени опроса приоритетных источников дискретных сообщений, в устройство введены триггер, элемент сравнения кодов, второй и третий элементы И, третий элемент ИЛИ и формирователь импульса, в каждую ячейку, кроме первой, введены шестой девятый элементы И, а в первую ячейку - пятый и шестой элементы И, причем первая и вторая группы входов элемента сравнения кодов подключены соответственно к группе входов и группе выходов устройства, информационный вход и вход установки триггера соединены соответственно с шиной нулевого потенциала и первым выходом блока синхронизации, вход синхронизации и инверсный выход триггера соединен соответственно с выходом второго элемента И и прямым входом третьего элемента И, инверсные выход и вход которого подключены соответственно к первому входу третьего элемента ИЛИ и к первому входу второго элемента И и инверсному выходу первого 5 элемента ИЛИ, второй вход второго элемента И соединен с выходом элемента сравнения кодов, старший разряд первой группы входов и младший разряд второй грхппы входов которого соединены с шиной нулевого потенциала, инверсный выод первого элемента И соединен с вторым входом третьего элемента ИЛИ, инверсным выходом подключенного через формирователь импульса к входу останова блока синхронизации, инверсный выход триггера соединен с разрешающим входом ячеек памяти, причем в каждой ячейке памяти, кроме первой, инверсные входы шестого и седьмого элементов И образуют вход запроса ячейки памяти, а инверсные выходы соединены соответственно с инверсными входами 20 пятого и четвертого элементов И, третьивходы первого и второго элементов И подключены соответственно к инверсным выходам шестого и седьмого элементов И, прямые входы которых соединены соответственно с инверсными выходами восьмого и девятого элементов И, первые входы которых подключены соответственно к выходам пятого и четвертого элементов И, а вторые входы - к входу разрешения ячейки памяти, причем в первой ячейке памяти третий вход первого элемента и инверсный вход четвертого элемента И соединены с инверсным выходом пятого элемента И, инверсный и прямой входы которого соединены соответственно с входом запроса первой ячейки памяти и инверсным выходом шестого элемента И, первым и вторым входами соответственно подключенного к выходу четвертого элемента И, входу разрешения первой ячейки памяти.либ Корректор Л. Обрчар Подписное дарственного комитета СССР по дел 13035, Москва, Ж, Раушская но-полиграфическое предприятие, г м изобретениинаб., д. 4/5Ужгород, ул. П Сос Техре Тираж витевь В. ВИ. Верее704 и открытий роектная, 4