Цифровой генератор

)4 Н ОЗ К 37 САНИЕ ИЗОБРЕТЕН ТЕЛЬ Т Ф 39Б.Е, Фомичев,Эпштейн исла, двухразрядный егистр 3 сдв 21.3втор442 тельство С К 3(80, 29 га, регистр 4 микро элементы ИЛИ 5, 6 и ры 7 и 8 сдвига, пе ментов И 9 и 10, пр оманд останова, 13, 14, региствую группу элеобразователь 11 4.84. ЦИФРОВОЙ ГЕНЕРАТОР код - частота, блок 12 синхронизации, элементы И 15 и 16, счетчик 17аргумента, элементы 18 и 19 задержки,формирователь 20 адреса, блок 21 Ксчетчиков, мультиплексор 22, сумматор 23 по модулю 2, переключатель 24 аЩс входами 25 и 26. 1 з.п. ф-лы,5 ил. ых системах а также дляторов сигналовогии, системах авлени онтроля и у нализаторов си адиофизике, океанол зи, Цель изобретени- повышени ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСКОМУ С.87. Бюл.Якименко,анюк и Ц.73(088.8)ское свидкл. Н 03 7) Изобретение относится к импульс й технике и может быть использовано в автоматизированн быстродействия дост введения нового про кодов с уменьшением микрокомандами оста генератор содержит гается за счетесса формированиявремени междуова. Цифровойегистры 1 и 230 Изобретение относится к области импульсной техники и может быть использовано в автоматизированных системах контроля и управления, а такжес для анализаторов и синтезаторов сигналов в радиофизике, океанблогии, системах связи.Целью изобретения является повышение быстродействия за счет введения новой процедуры формирования кодов с уменьшением времени между микрокомандами останова.На фиг. 1 представлена функциональная схема цифрового генератоРа; на фиг. 2 - функциональная схема блока счетчиков; на фиг. 3 - диаграмма формирования микрокоманд останова в цифровом генераторе; на фиг. 4 . нумерация выходов регистра микроко" манд останова в первой и второй группе выходов; на фиг. 5 - пример построения формирователя адреса.Цифровой генератор сигналов содержит регистры 1 и 2 числа, двух- разрядный регистр 3 сдвига, регистр 4 микрокоманд останова, первая и вторая группа выходов которого подключена к входам элементов ИЛИ 5 и 6 соответственно, выходы которых соединены с объединенным входом записи и тактовым входом соответственно регистров 7.и 8 сдвига, первую и вторую группы элементов И 9 и 10, инверсные входы которых соединены с соответствующими выходами регистров 7 и 8 сдвига,а вторые входы объединены и по ключены к выходу преобразователя 11 код - частота, информационные входы которого подключены к выходу регистра 1 числа, блок 12 синхронизации,40 элементы ИЛИ 13 и 14, элементы И 15 и 16, счетчик 17 аргумента, счетный вход которого подключен к выходу элемента И 16.Выходы элементов ИЛИ 13 и 14 соединены с тактовыми входами регистра 3 сдвига и регистра 4 микрокоманд останова соответственно, а первые входы объединены с входами записи регистров 3 и 4 и подключены к так товым входам регистров 1 и 2 числа, входам элементов 18 и 19 задержки и второму выходу блока 12 синхронизации.Выход разряда переполнения счет чика 17 аргумента соединен с входами сброса йчетчика 17, вторь 1 м входом элемента ИЛИ 13, формирователя 20 адреса и блока 21 К счетчиков, выхсдыкоторого соединены с входами мультиплексора 22. Информационный и управляющий выходы формирователя 20адреса соединены соответственно с адресным входом мультиплексора 22 исумматора 23 по модулю два,а второйуправляющий вход сдединен с выходомпереключателя 24, вход 25 которогоявляется входом одиночного запускагенератора,а вход 26 подключен к второму выходу блока 12 синхронизациидля задания последовательного рядакратких периодов выходного сигнала.Выходы элементов 18 и 19 задержкисоединены с соответствующими тактовыми входами регистра 2 числа и блока 21 К счетчиков.Выход последнего разряда регистра8 сдвига соединен с входами установки регистров 7 и 8 сдвига, регистров1 и 2 числа, с третьим входом элемента ИЛИ 13 и с третьим входом формирователя 20 адреса,Счетные входы блока 21 К счетчиков соединены с соответствующими выходами групп элементов И 9 и 10. Информационные входы блока 21 счетчиков соединены с выходом регистра 2числа.Второй вход сумматора 23 по модулю два соединен с выходом послед".него разряда регистра 1 числа. Вьгкоды регистра 3 сдвига подключены ксоответствующим первым входам элементов И 15 и 16, вторые входы которых объединены и соединены с первымвыходом блока 12 синхронизации, Выход элемента И 15 соединен с вторымвходом элемента ИЛИ 14, выход элемента И 16 - с первым входом формирователя 20 адреса.Информационные входы регистров 1и 2 числа соединены с шиной заданиякодов,Формирователь 20 адреса (фиг. 4)содержит триггер 27,регистр 28 коэффициента, элемент 2 И-ИЛИ 29, элементИЛИ 30, элементы 31 - 33 задержкисчетчик 34 частоты, сумматоры 3537, сумматор-вычитатель 38, блок 39сравнения,Прямой выход триггера 27 соединенс первым входом элемента 2 И-ИЛИ, второй вход которого соединен с первымвыходом регистра 28 коэффициента,второй выход которого ссединен стретьим входом элемента 2 И-ИЛИ, чет 1347164вертый вход которого соединен с инверсным выходом триггера 27, вход предустановки которого соединен с первым входом элемента ИЛИ 30 и является третьим входом формирователя.Вход установки триггера 27 через элемент 31 задержки соединен с вторым входом элемента ИЛИ 30 и с выходом блока 39 сравнения, который является управляющим входом формирователя.Выход элемента 2 И-ИЛИ 29 соединен с первыми входами сумматоров 35 и 36. Выход сумматора 35 соединен со своим вторым входом и с первым входом блока 39 сравнения, второй вход которого соединен с выходом сумматора 37,его первым входом,с первым входом сумматора-вычитателя 38, второй вход которого соединен с выходом и вторым входом сумматора 36.Второй вход формирователя. соединен со счетным входом счетчика 34 частоты, выход которого - с вторым входом сумматора 37.Выход элемента ИЛИ 30 соединен с тактовым входом сумматора 36 непосредственно, а через элемент 32 задержки - с тактовым входом сумматора35. Входы установки сумматоров 35 -37 и сумматора-вычитателя 38 объединены и являются четвертым входом Фор. мирователя.Первый вход Формирователя соединен с тактовыми входами сумматора-вычитателя 38, блока 39 сравнения непосредственно, с тактовым входом сумматора 37 через элемент 33 задержки.Выход сумматора-вычитателя 38 является информационным выходом формирователя.Цифровой генератор работает следующим образом.В исходном состоянии все .регистры и счетчики обнулены, а в регистр 28 коэффициента формирователя 20 адреса (фиг. 4) записан код числа К М/4, где М - количество точек формируемОго выходного сигнала на периоде его представления. Выходы регистра 4 микрокоманд останова выведены с разрядов с такими номерами, что интервалы (количество элементарных ячеек сдвига) а между соседними выходами первой группы выходов пропорциональны последовательным приращениям соответственно ряда от первой до 1-й ординаты синусоиды, 1015202530 3540455055 а интервалы между выходами второй группы пропорциональны последовательности приращений соответственно ряда от (3+1)-й до К-й ординаты синусоиды на первой четверти ее периода.Генератор, работает в двух режимах.Первый режим - генерирование дискретных отсчетов одной гармоники с постоянным числом дискрет И на период и постоянной амплитудой Б (частоо та задается блоком 12 синхронизации).Второй режим - генерирование дискретных отсчетов ряда кратных гармоник с переменным числом дискретИИ = -- на период и переменным знатчением амплитуд Пп, (задается кодом на входе генератора).В первом режиме переключатель 24 установлен в положение 25 (подключен к кнопке запуска, входящей в блок 12, для одиночного разряда интегрирующей КС-цепи, подключенной к источнику питания, аналогично запуску в известном генераторе. К входу генератора подключается код Бо При подаче на вход 25 одиночного импульса "1" одновременно включается блок 12 синхронизации (содержащий, например генератор импульсов, подключенный к первому выходу, и делитель частоты с переменным коэффициентом деления для задания на втором;выходе ряда частот, в соответствии с интервалом щей подачи на вход генератора кодов Б ) .Таким образом, в начале работы при первом режиме одиночный импульс с .входа 25 поступает через второй управляющий вход формирователя 20 адреса в счетчик 34 частоты, устанавливая его содержание Г = ш.= 1, а первый импульс в = 1 с второго: выхода блока 12 синхронизации подается на вход записи и через элемент ИЛИ 14 на тактовый вход регистра 4 микро- команд останова, осуществляя запись в его первый разряд импульса в = 1. Одновременно этот импульс аналогично записывается по входу Б в двухразрядный регистр 3 сдвига, благодаря чему потенциал первого разряда открывает элемент И 15 для прохождения потока тактовых импульсовс первого вы(- - . и д 7)2соз а= 0. п = 1,2,К,где и - номера счетчиков блока 21или номера ряда микрокоманд останова, задающих интервалы времени формирования соответствующих кодов;К = М/4;И - количество ординат на периоде выходного цифрового сигнала.При этом импульс с последнего выхода регистра 8 сдвига поступает также на входы обнуления регистров 1 и 2 и регистров 7 и 8 сдвига, а также на управляющий вход формирователя 20 адреса и через третий вход элемента ИЛИ 13 на тактовый вход двух- разрядного регистра 3 сдвига, сдвигая единичный импульс во второй разряд. Благодаря этому открывается элемент И 16 и тактовые х импульсы подаются на счетный вход счетчика 17 аргумента и на тактовый вход формирователя 20 адреса, начиная цикл формирования кодов адреса.Коды адреса вычисляются в Формирователе 20 адреса (фиг. 4) без использования трудоемких операций умножения-деления. При этом по каждому 1-му тактовому импульсу на первом входе осуществляется изменение содержимого накапливающего сумматора 37 и сумматора-вычитателя 38, выполняющего приведение кода адреса к первой четверти периода з.п в функц, а блок 39 сравнения управляет изменением знака (Яи Я) выходного сигнала при сравнении текущего кода адреса Ао;= аА о с граничным условием, определяемым кодом в сумматоре 35.При первом режиме (ш=1) в счетчике 34 частоты с второго выхода подан только один импульс - задано одно значение частоты сигнала, т.е, задан постоянный шаг йА 4= 1 изменения аргу 5 13471 хода блока 12 через элемент ИЛИ 14 на тактовый вход регистра 4 для сдвига в нем записанного одиночного импульса.Одновременно с поступлением на5 входы Б регистров 3 и 4 управляющий импульс в=1 подается на управляющие входы 7 регистров 1 и 2 числа, разрешая запись в них кода П10 а через интервал времени, заданный элементом 18 задержки, этот управляющий импульс поступает на, вход сдвига С регистра 2 числа, осуществляя сдвиг вправо его содержимого, что эквивалентно операции деления на два.15 После этого код П,/2 с выхода регистра 2 числа через интервал времени, заданный элементом 19 задержки, записывается через соответствующие кодовые входы (К) счетчиков блока 2120 счетчиков, являясь в них начальными условиями перед циклом накапливания импульсов.Подача кода с выхода регистра 125 числа на вход преобразователя 11 код - частота осуществляет запуск его, и поток импульсов частоты Г пропорциональной значению кода 0 поступает через группы элементов И 9 и 10 на К счетных входов счетчиков блока 21 счетчиков (Фиг. 2).Сдвигаясь в регистре 4 микрокоманд останова при помощи тактовых импульсов, импульс ш = 1 поступает на соответствующий выход, с которого 35 через элемент ИЛИ 5 или 6 записывается в регистры 7 и 8 сдвига, Вследствие этого в регистрах 7 и 8 сдвига изменяется содержимое: например, после первой записи код в них Ц4 С11000, после второй записи - код- 11000 и т.д., т.е. в ячейках регистров 7 и 8 увеличивается количество последовательных единиц, в соответствии с чем увеличивается коли чество закрытых входов (элементов 1-, 2-, и 3-го и т.д,) групп элементов И 9 и 10, запрещая прохождение потока импульсов на 1-, 2-, и 3-й и т.д. счетные входы блока 21 счет( чиков.При поступлении К-й микрокоманды останова с выхода регистра 4 через элемент ИЛИ 6 на входы Б и С регист-" ра 8 сдвига во всех егоразрядах, 55 подключенных к инверсным входам групп элементов Ь 9 и 10, оказываются записаны "1", вследствие чего закрыты все элементы групп элементов И 9 и 64 610 и прекращен цикл Формирования кодов во всех К счетчиках блока 21.Таким образом, в блоке 21 счетчиков накоплены коды, пропорциональные произведениям ряда ординат сину-. соиды (косинусоиды) на интервале У 2 на значение кода У, (или У), задающего амплитуду. выходного сйгнала:1347164 мента, поэтому в сумматоре 37 1-й такт изменяет содержимое в соответствии с выражением А= лА = А ;+ + Аос;Для получения на выходе цифрового генератора, например, сов-сигнала вычисление кодов адресов для опроса бло- блока 21 счетчиков осуществляется в формирователе 20 адреса.В качестве первого граничного условия при этом используется код К =И-- = А считываемый из регистра4 ощ28 коэффициента через открытый триггером 27 первый вход элемента 2 И-ИЛИ 29 в сумматор 36 (по микрокоманде с выхода элемента ИЛИ 30). По микрокоманде д 1 в блоке 39 сравнения разрешается сравнение кодов с выхода сумматоров20 35 и 37, а в сумматоре-вычитателе 38 операция вычитания кодов сумматоров 36 и 37, так как содержимое сумматора 37 в начальном состоянии равно нулю, то код адреса на выходеА = = А 1 = К, т.е. через мультиплексор 22 на выход генератора считывается код Ц из К-го счетчика блока 21. Через кинтервал времени, заданный элементом 33 задержки (меньше половины интервала между тактами д) в сумматор 37 из счетчика 34 записывается код й А.По второму тактовому импульсу (1= =2) на выходе сумматора-вычитателя 38 формируется кодА,= А- д А о= = К - 1, а через интервал Р в сумматор 37 считывается код лА= 1, формируя в нем новое значение суммы: Ь Ао= Ь Ар + 1.Ой40Процедура формирования адресов опроса блока 21 аналогичным образом продолжается до К-го такта, при котоИА = 1 Р - -ш Ос 2 РуРО 1 1 И предыдущий знак - при ( - е Р Кв (з(т з з(М И42Э ЯдпЯИ Мизмененный знак - при 1 - + Р - (тп х 1 ,14 2 Во втором режиме генерируется рядгармонических сигналов кратных частот, что необходимо, например, присинтезе ряда Фурье, описывающего 55 спектр входного сигнала, представленного рядом дискретных выборок ПйВ этом режиме переключатель 24подключен на вход 26, а на вход генератора поступает последовательность Причем в первом режиме значение ш=1, а во втором режиме ш=1,2И.Таким образом, осуществляется формирование ряда К кодов в. блоке 21 счетчиков и их последовательное считывание через мультиплексор 22 на выход генератора и изменение знака в соответствии с номером Р полупериода сигнала,ром в блоке 39 сравнения выполняется условие К = з Ащ, вследствие чего на его выходе формируется импульс Р, характеризующий переход соя-функции через нулевой уровень, т,е. на сумматор. 23 по модулю два поступает микрокоманда (58 п Я) на изменение на отрицательный знака выходного:сигнала генератора.Эта же микрокоманда поступает через элемент ИЛИ 30 на тактовый вход сумматора.36, разрешая формирование в нем нового граничного условияА, = =АО 1+ К = 2 К, а через интервал времени Р микрокоманда с выхода элемен 31та 31 задержки опрокидывает триггер 27, инверсный выход которого открывает второй вход элемента 2 И-ИЛИ 29, через который в сумматор 35 по микро-команде с в хода элемента 32 задержИки считываеся код -- =2 К. Вследст 2вие этого в сумматоре 35 сформировано второе значение граничного условияИ М( в -+ в в ) для блока 39 сравнения.Следующие тактовые импульсы, поступающие на управляющий вход блока 39 сравнения, разрешают сравнение текущих кодов А А ; сумматора 37 с граИ М ничным условием (- - + -- ), а при4 2 выполнении условия ( -- + -- ) (ьА4 2 на его выходе появляется импульс Р, характеризующий новое изменение знака сов-сигнала.В общем виде процедура формирования кода адресов и изменений знака сигнала описывается выражениями:кодов У , задающих амплитуды выходных сигналов генератора.При поступлении первой выборкиЦ на информационные входы регистров1 и 2 числа на их управляющие входыподается импульс т=1, являющийся микрокомандой записи, после чего с выхода элемента 18 задержки поступаетмикрокоманда сдвига кода П, в регистре 2 числа, а микрокоманда с элемента 19 задержки разрешает записькода П, с выхода регистра 2 одновременно в (К) счетчиков блока 21.При этом с выхода преобразователя 11код - частота начинает поступать поток импульсов пропорциональной часто.ты Г который через открытые входыгрупп элементов И 9 и 10 подаетсяна счетные входы всех К счетчиковблока 21.Остальные процедуры формированиямикрокоманд останова на выходах регистра 4, вычисления (А ) адресовсчитывания ординат сов-функции .(с шагом опроса ЛА . = ш = 1) выполняются11аналогично первому режиму.При поступлении кода второй выборки П 2 также выполняются микрооперации записи, сдвига, формированиякодов ординат выходного сигнала (Цасов ы С) в блоке 21 счетчиков, акоды адресов вычисляются с шагом 3 А- ш = 2, т,е. из блока 21 счетчиковна выход мультиплексора 22 считываются И ординат сигнала из счетчиковс номерами К, (К), (К)2,,К, Благодаря этому выходнойсигнал имеет частоту, в 2 раза большую, чем при ш = 1. Изменение знака(полярности) сигнала осуществляетсяпри помощи сумматора 23 по модулюдва аналогично рассмотренному в соответствии с приведенными соотношениями,При поступлении х=И тактового импульса на выход элемента И 1 б всчетчике 17 аргумента образуется импульс переполнения, который подается на входы обнупения формирователя20 адреса (а именно сумматоров 3538), блока 21 счетчиков и через третий вход элемента ИЛИ 13 на управляющий вход двухразрядного регистра3 сдвига. Благодаря этому все элементы цифрового генератора установленыв исходное состояние, а импульс врегистре 3 сдвига сдвигается из второго разряда (осуществляется обнуле 5 1015 35 40 45 50 55 20 25 30 ние), вследствие чего закрывается прохождение тактовых импульсов через элемент И 16Этой микрооперацией цифровой генератор подготовлен для генерирова-ния гармонического сигнала следующей частоты (в+1) при новом значении его амплитуды 11. Генератор позволяет получать на выходе сигналы частот до ш = И, после чего счетчик 34 частоты (в формирователе 20) обнуляется, подготовив генератор к работе по следующей последовательности кодов. формула изобретения 1: Цифровой генератор, содержащий счетчик аргумента, блок К счетчиков, выходы которого подключены к соответствующим входам мультиплексора, формирователь адреса, сумматор по модулю два, блок синхронизации, переключатель, двухразрядный регистр сдвига, элемент ИЛИ, первый и второй элементы И, первая и вторая группы элементов И, при этом первый выход блока синхронизации подключен к первым входам первого и второго элементов И, второй выход соединен с первым входом переключателя, входом записи и через элемент ИЛИ - с тактовым входом двухразрядного регистра сдвига,первый и второй выходы которого под -ключены к вторым входам соответственно первого и второго элементов И, выход второго элемента И подключен кпервому управляющему входу формирователя адреса и счетному входу счетчика аргумента, разряд переполнениякоторого объединен с входом обнуления и подключен к второму входу элемента ИЛИ, входам обнуления блока К счетчиков и формирователя адреса,второй управляющий вход которого соединен с выходом переключателя, третий управляющий вход подключен к третьему входу элемента ИЛИ, управля,ющий выход соединен с первым входом сумматора по модулю два, а информаци"онный выход подключен к адресномувходу мультиплексора, причем второйвход переключателя является входомодиночного запуска генератора, авыходы мультиплексора и сумматорапо модулю два являются соответственно кодовым и знаковым выходами генератора, о т л и ч а ю щ и й с я тем,что, с целью повышения быстродейстединен с управляющим входом регистра микрокоманд останова, первая группавыходов которого подключена к соответствующим входам третьего элемента20 ИЛИ, вторая группа Квыходов подключена к соответствующим входам четвертого элемента ИЛИ, выходы третье-. го и четвертого элементов ИЛИ соединены с объединенными входом записи и управляЮщим входом соответственно первого и второго регистров сдвига, выходы которых подключены к инверсным входам соответственно первойи второй групп элементов И, вторыевходы которых соединены с выходомпреобразователя код - частота, выходы первой группы элементов И подключены к первым 3 счетным входам блока К счетчиков, выходы второй группы 30 элементов И подключены к последним 35 Ксчетным входам блока Ксчетчиков, а соответствующие Ккодовые входы блока К счетчиков соединены с выходом второго регистра числа, причемпоследний выход второго. регистрасдвига объединен с входами обнуленияпервого и второго регистров сдвига и подключен к входам обнуления первого и второго регистров числа и третьему управляющему входу формирователя адреса, выходы первого и второ 45 го элементов задержки соединены соответственно с вторым управляющим входом второго регистра числа и управля 50 ющим входом блока К счетчиков, а кодовый и знаковый выходы первого регистра числа соединены соответственно с входом преобразователя код -частота и вторым входом сумматора помодулю два, при этом кодовые входы 55 11 13471 вия, в него введены первый и второй регистры числа, преобразователь код - частота, регистр микрокоманд останова, первый и второй регистры сдвига, первый и второй элементы задержки, второй, третий и четвертый элементы ИЛИ, причем вход записи регистра микрокоманд останова соединен с первым входом второго элемента ИЛИ, управляющими входами первого и второго регистров числа и входами первого и второго элементов задержки и подклю.чен к второму выходу блока синхронизации, выход первого элемента И через15 второй вход второго элемента ИЛИ со 64 12 первого и второго регистров числа объединены и подключены к.входу задания амплитуды выходного сигнала.2. Генератор по п. 1, о т л и - ч а ю щ и й с я тем, что формирователь адреса содержит триггер, регистр коэффициента, элемент 2 И-ИЛИ, элемент ИЛИ, три элемента задержки, счетчик частоты, три сумматора, сумматор-вычитатель, блок сравнения, причем прямой выход триггера соединен с вторым входом элемента 2 И-ИЛИ, второй вход которого соединен с первым выходом регистра коэффициента, второй выход которого соединен с третьим входом элемента 2 И-ИЛИ, четвертый вход которого соединен с инверсным входом триггера, вход пре дустановки которого соединен с первым входом элемента ИЛИ и является третьим входом формирователя, вход установки триггера через первый элемент задержки соединен с вторым входом элемента ИЛИ и с выходом блока сравнения, являющимся управляющим выходом формирователя, выход элемента 2 И-ИЛИ соединен с первыми входами первого, второго сумматоров, выход первого сумматора соединен со своим вторым входом и с первым входом блока сравнения, второй вход котороГо соединен с выходом третьего сумматора, его первым входом, с первым входом сумматора-вычитателя, второй . вход которого соединен с выходом и вторым входом второго сумматора, второй вход формирователя соединен со счетным входом счетчика частоты, выход которого соединен с вторым входом третьего сумматора, выход элемента ИЛИ соединен с тактовым входом второго сумматора непосредственно, а через второй элемент задержки с тактовым входом первого сумматора, входы установки первого, второго, третьего сумматоров и сумматора-вычитателя объединены и являются входом установки формирователя, первый вход формирователя соединен с тактовыми входами сумматора-вычитателя, блока сравнения непосредственно, с тактовыми входами третьего сумматора - через третий элемент задержки, выход сумматора-вычитателя является информационным выходом формирователя.1347164 Составитель Ю. СибиТекред И,Попович орректор А; Тяс Редактор В. Дан дписно Заказ 5127/5 наб., д. роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Тираж ВНИИПИ Государственног по делам изобретений 3035, Москва, Ж, Рауш