Устройство для контроля цифровых интегральных микросхем

О)ОЗ СОВЕТСКИ ОЦИАЛИСТИЧЕСН РЕСПУБЛИК И 9) (1) 1/28 О 0 О о наборноготовых имп ль 1 по 2 вык ов ГОСУДАРСТВЕННЫМИ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Ульяновский политехнический институт(56) Авторское свидетельство СССР Ф 708269, кл. С 01 К 31/28, 1980,Авторское свидетельство СССР И 49869, кл, С 06 Р 11/00, 1974.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ(57) Изобретение относится к области контрольно-измерительной техники, Цель изобретения - расширение области применения устройства, Устройство ,содержит коммутатор 3 выводов, регистр 10 входов-выходов, блок 13 рас пределения синхронизирующих импульс , блок 16 сравнения н индикатор 17. Введение в устройств поля 1, генератора 2 так У сов, дешифратора 4 типа интегральной схемы, коммутатора 5 адреса, регистра 6 выводов питания, блока 7 проверки на четность, счетчика 8 адреса, дешифратора 9 выводов, блока стоянной памяти, коммутатора 1 водов питания, триггера 15 результата, многоконтактного зонда 16. Конструктивное выполнение наборного поля 1, коммутатора 3 выводов и бло 3 распределения синхронизирующих им пульсов позволяет исключить длительнь и трудоемкий этапвыбора и подключе-, ния эталонной микросхемы, что повыша ет производительность и надежность контроля. Кроме того, обеспечивается возможность контроля нескольких типов микросхем, имеющих различное расположение выводов питания, 3 з.п. ф-лы, 2 табл. 5 ил.Индикатор 17 соединен первыми входами с первыми выходами блока 14 сравнения, соединенного первыми входами с соответствующими первыми входами 30,1-30,К коммутатора 3 выводов, соединенного вторыми входами 29,1 - -29,К с выходами регистра 10 входов- выходов.Блок 13 распределения синхронизирующих импульсов соединен первым и вторым выходами соответственно с вторым входом индикатора 17 и синхровходом регистра 10 входов-выходов. Первые выходы 24 наборного поля 1 соединены через дешифратор 4 типа интегральной схемы с первыми входами коммутатора адреса, второй выход 25 с первым входом блока 13 распределения синхронизирующих импульсов, вторым входом коммутатора 5 адреса, синхровходами регистра 6 выводов питания и счетчика 8 адреса и с первым установочным входом триггера 15 результата. Третий выход 26 наборного полясоединен с вторым входом блока 13 распределения синхронизирующих импульсов, соединенного третьими вхо;дом и выходом соответственно с выходом и входом генератора 2 тактовых импульсов, четвертым и пятым выходами - соответственно со счетным входом счетчика 8 адреса и синхровходом триггера 15 результата, соединенного выходом с четвертым входом блока 13 распределения синхронизирующих импульсов и с третьим входом индикатора 17, информационным входом - с вторым выходом блока 14 сравнения, соединенного вторыми входами с выходами 28.1-28.К коммутатора 3 выводов, соединенного третьими входами 31.1-31,К с выходами блока 11 постоянной памяти, которые соединены с соответствующими информационными входами регистра 10 входов-выходов, регистра 6 выводов питания, счетчика 8 адреса и блока 7 проверки на четность, Выходы счетчика 8 адреса соединены с соответствующими третьими входами коммутатора 5 адреса, выход которого соединен с адресными входами блока 11 постоянной памяти, Выход блока 7 проверки на четность соединен с пятым входом блока 13 распределения синхронизирующих импульсов. Выходы регистра 6 выводов питания соединен через дешифратор 9 кода выводов питания с четвертыми входами 27.1-27.К комму 4 1265663Изобретение относится к контрольно-измерительной технике и можетбыть использовано для контроля цифровых микросхем.Цель изобретения - расширение 5области применения устройства за счетвозможности контроля нескольких типов микросхем, имеющих различноерасположение выводов питания.На Фиг.приведена схема устройства; на фиг. 2 - схема наборногополя на фиг. 3 - схема коммутаторавыводов; на фиг. 4 и 5 - схема и временные диграммы работы блока распределения синхронизирующих импульсовсоответственно,В табл. 1 показано размещение инФормации в блоке постоянной памяти;табл. 2 - соответствия кодов, записанных в регистре кода выводов нита-ения,и выводов интегральиой миркосхемы, подключенных к шине питания вобщей шине.Устройство (фиг. ) содержит наборное поле 1, генератор 2 тактовых 25импульсов, коммутатор 3 выводов,дешифратор 4 типа интегральной схемы,коммутатор 5 адреса, регистр 6 выводов питания, блок 7 проверки начетность, счетчик 8 адреса, дешифра- ЗО,1 О входов-выходов, блок 11 постоянной памяти, коммутатор 12 выводовпитания, блок 13 распределения сикх,ронизирующих импульсов, блок 14 срав- Знения, триггер 15 результата, многоконтактный зонд 16, индикатор 17.Наборное поле (Фиг. 2) содержитшину 18 питания, кнопки 9.1-19.10с фиксацией, кнопки 20,1-20.10 без 4 ОФиксации, элемент ИЛИ 21, первый 22и второй 23 элементы задержки, первый24, второй 25 и третий 26 выходы,Коммутатор 3 выводов (Фиг, 3) содержит четвертые входы 27.1-27.К, 4выходы 28,1-28.К, вторые входы 29,1 -29,К, первые 30,1-30.К и третьи 31.в31.К входы, первые 321-32.К и вторые 33.1-33,К ключи,Блок 13 распределения синхронизирующих импульсов (Фиг. 4) содержитпервый 34 и второй 35 счетчики, одновибратор 36, элемент И-НЕ 37, дешифратор 38, третий 39 и второй 40 элементы И, второй 41, первый 42, третий 43 и четвертый 44 выходы дешифратора 38, а также первый элементИ 45.56634 О О 30 35 40 имеющих адрес с нулевого по И(И - число типов контролируемых ин 45.ется контроль интегральной схемы -го типа.50 55 3 126татора 3 выводов и с управляющимивходами коммутатора 12 выводов питания, соединенного первым и вторымпотенциальными входами соответственно с общей шиной и шиной питания устройства, выходами - с соответствующимивыводамимногоконтактного зонда16 и первыми входами блока 4 сравнения,В наборном поле 1 кнопки 19.1,-19.10 с Фиксацией соединены первымивыводами замыкающих контактов с шиной 18 питания усройства, с первымивыводами замыкающих контактов кнопок20,1-20.10 без Фиксации, соединенных 1вторыми выводами замыкающих контактовс соответствующими первыми выходами24 наборного поля 1 и с соответствующими входами элемента ИЛИ 21, соединенного выходом через первый элемент 22 задержки с вторым выходом 25наборного поля 1 и с входом второгоэлемента 23 задержки, выход которогосоединен с третьим выходом 26 наборного поля 1, соответствующие первые 2выходы 24 которого соединены с соответствующими вторыми выводами замыкающих контактов кнопок 19,1-19,10с Фиксацией,Б коммутаторе 3 выводов первыеключи 32,1-32.К соединены сигнальными входами с соответствующими третьими входами 31.-31.К коммутатора 3выводов, управляющими входами - ссоответствующими четвертыми входами27.1-27,К коммутатора 3 выводов, выходами - с соответствующими выходами28.1-28.К коммутатора 3 выводов и свьгходами соответствующих вторьж ключей 33,1-33.К, соединенных управляющими входами с соответствующими вторыми входами коммутатора 3 выводов,сигнальными входами - с первьми входами 30.1-30.К коммутатора 3 выводов.В блоке 13 распределения синхронизирующих импульсов первый счетчик 34В-входом соединен с первым входомблока 13, С-входом - с выходом первого элемента И 45, соединенного первымвходом с пятым входом блока 13, первым входом второго элемента И 40 ис инвертирующим входом третьегоэлемента И 39, вторым входом - с первым выходом 42 дешифратора 38, соединенного вторым выходом 41 с четвертым выходом блока 13, третьим выходом 43 - с вторым входом второго элемента И 40, четвертым выходом 44 с неинвертирующим входом третьегоэлемента И 39, соединенного выходомс пятым выходом блока 13, второйсчетчик 35, соединенный выходами свходами дешифратора 38, С-входом - стретьим входом блока 13, В-входом -с вторым входом блока 13 и с Я-входом первого счетчика 34, соединенногопрямым выходом первого разряда с третьим входом второго элемента И 40,прямым и инверсным выходами второгоразряда. - соответственно с первымвыходом блока 13 и с первым входомэлемента И-НЕ 37,выход которого соединен с третьим выходом блока 13,второй вход через одновибратор 36с выходом второго элемента И 40 вторым выходом блока 13, а третий вход -с четвертым входом блока 13.Устройство работает следующим образом,Заданием определенной комбинации кнопок 19. и 20. наборного поля 1 с его выхода 24 задают сигнал на дешифратор 4. После дешифрации двоичный код адреса выбранной ячейки блока 11с выходов дешифратора 4 через коммутатор 5, управляемый сигналом, поступающим с выхода 25 наборного поля1, поступает на адресные входы блока11 постоянной памяти. Считанная инФормация с выходов блока 11 поступает на входы исходной установки счетчика 8 и записывается в счетчик 8 по, сигналу с выхода 25 наборного поля 1,Размещение информации в ячейках блока 11 показано в табл, 1. Все поле памяти блока 11 разбито на две части. В первой из них в ячейках,тегральных микросхем), записаны управляющие слова для каждого из Ы типов микросхем, Вмладших разрядахкаждого управляющего слова (0-11 разряды) с номером х записан адресячейки памяти, находящийся во второй части поля памяти, с которой начинаКаждое управляющее слоВо имеет свободные разряды (разряд 12) и имеет разряды, задающие код выводов питания интегральной схемы,на которые необходимо подать уровень общей шины или шины питания (разряды 13-15),Бо второй части поля памяти начиная с ячейки 124, по адресам ячеек,5 12656 заданным в первой части, записаны ин,Формационные слова теста, контролирующего данный тип интегральной схемы, причем разряды информационногослова тестаи их нумерация соответствует номерам выводов контролируемойинтегральной микросхемы. Тест, контролирующий данный тип интегральноймикросхемы, содержит первое слово,. задающее принадлежность выводов ин Отегральной схемы к входам или выходам, и последующие слова, задающиевходные воздействия и выходные реакции. Для различения первого и последующего слов теста проводят (за счет 15свободных разрядов) дополнение суммарного числа единиц в первом словетеста до нечетного количества, а впоследующих словах - до четного количества. В результате первое слово 20теста задает входы.-выходы интегральной схемы и содержит нечетное числоединиц (является нечетным), а последующие слова содержат четное числоединиц и являются четными. 25По сигналу с выхода 25 наборногополя 1 в счетчик 8 записываются младшие разряды управляющего слова (адрес 002) для данного типа микросхемы, а старшие разряды этого слова, ЗОопределяющие код выводов питания микросхемы, записываются в регистр 6.По окончании сигнала с выхода 25наборного поля 1 младшие разряды управляющего слова (002) с выходовсчетчика 8 подаются на адресные входы блока 11, что обеспечивает последующую выборку из блока 1 тестаданного вида микросхемы,Сигнал с выходов регистра 6 посту Опает на дешифратор 9, который управляет коммутатором 12, подключающимобщую шину и шину питания к заданнымв соответствии с табл. 2.выводам,микросхемы через зонд 16. Считанная по адресу (125,табл,1) информация из блока 11 поступает на входы блока 7 и входы регистра 1 О. Эта информация соответствует первому слову (адрес.125) теста данного типа 5 О микросхемы. Первое слово всегда задается нечетным, в результате чего блок , 7 задает на вход блока 13 признак нечетности "1", При появлении сигнала на выходе 26 наборного поля 1, эадержанного относительно сигнала на выходе 25,с помощью элемента 23 задержки Фиг. 2), и наличии признака нечет 63 6ности йа выходе блока 7 запускается в работу блок 3, который формирует синхросигнал записи информации в регистр 10. В результате с помощью регистра 10 определяются входные и выходные выводы контролируемой микросхемы. Блок 13 осуществляет добавление "+1" в счетчик 8, в ч приводит к считыванию из блока 11 второго и последующих слов контролирующего теста.Записанная информация с выходов регистра 10 подается на входы 29 управления коммутатором 3. После очередного приращения "+1" счетчика 8 информация с блока 11, соответст-, вующая входным воздействиям на микро-, схему, через коммутатор 3 подается на многоконтактный зонд 16, а соответствующая ожидаемым, эталонным, выходным сигналам - на первые входы блока 14 сравнения, С многоканального зонда 16 (от выходов контролируемой микросхемы) сигналы поступают на другие входы блока 14 и сравниваются с эталонными. При поступлении сигнала с выхода блока 13 распределения синхроимпульсов результат сравнения с выхода блока 14 записывается.в триггер 15. После этого микросхема проверена по второрому слову теста (адрес 126, табл,1). При положительном результате контроль на третьем и последующих словах продолжается до поступления с выхода блока 7 в блок 3 признака нечетного слова (адрес 132, табл.1), который вырабатывает сигнал "Конец контроля" и индикатор 17 указывает на успешное завершение контроля, В случае отрицательного результата (т.е. негодности микросхемы) сигнал с триггера 5 через блок 13 распределения синхроимпульсов блокирует работу генератора 2, индикатор 17 по сигналам с блока 14 сравнения ука,зывает на номер вывода контролируемой микросхемы с зафиксированным ложным сигналом.1Наборное поле 1 (фиг. 2) обеспечивает формирование сигналов на выходах 25 и 26, разнесенных по времени друг относительно друга и относительно задания адреса с выходов 24, за счет использования элементов 22 и 23 за.держки. Элемент ИЛИ 21 обеспечивает запуск устройства в работу сигналом с шины 8 питания при нажатии любой из кнопок 20,1-20.10.1265 Поступлением импульса с выхода 26 наборного поля 1 обнуляется счетчик 34, вследствие чего запускается генератор 2. С приходом первого импульса фот генератора 2, на выходах счетчика 35 блока 13 установится значение, равное "1", а на выходе 41 дешифратора 38 сформируется сигнал добавления единицы в счетчик 8 (распределение выходных сигналов дешифратора 38 по времени изображено на фиг. 5). На четвертом такте генератора 2 на выходе 42 дешифратора 38 блока 13 формируется сигнал, открывающий элемент И 45. Если на вход элемента И 45 с блока 7 поступает единичный сигнал (соответствующий нечетному слову), то при этом условии на выходе первого разряда счетчика 34 устанавливается значение "1", разрешающее (на шестом такте гене ратора 2) по сигналу с выхода 43 дешифратора 38 формирование на выходе элемента И 40 сигнала записи в регистр 1 О, по окончании которого запускается одновибратор 1, блокирующий на время 7, работу генератора 2 ,устройства. Данная блокировка необ 7Коммутатор 3 (фиг. 3) с помощьюключей 32.1-32,К, управляемых дешифратором 9, обеспечивает отключениевыходов блока 11 от выводов питанияи общей шины микросхемы для предотвращения выхода из строя блока 11. Спомощью ключей 33.1-33.К, управляемых регистром 1 О, обеспечивается отключение выходных выводов микросхемот выходов блока 11 и подключ Овходных выводов микросхемы к выходамблока 11.Ключи 32,х, соответствующие выводам питания микросхемы, размыкаются,остальные замкнуты, 5Ключи 33 соответствующие входным выводам микросхемы, замкнуты,остальные разомкнуты, что обеспечива,ет подачу на входы блока 14 сравнения(фиг. 1) этдлонных выходных сигналов 20.Поступлением импульса с выхода 25наборного поля 1 разряды счетчика 34 25устанавливаются в "1", а разрядысчетчика 35 - в "0", В результатеработа генератора 2 блокирована единичным сигналом с выхода элементаИ-НЕ 37 блока 13. 30 663ходима в случае длительного переклю"чения с, Т коммутатора 3 после записи в регистр 10 (где Г, - время переключения коммутатора; Т - периодследования импульсов генератора 2).В первом цикле работы счетчика 35сигнал "Четкость" на входе блока 13равен "1" и, следовательно, на пятнадцатом такте импульс с выхода 44дешифратора 38 не пройдет через элемент И 39, т,е. на первом (нечетном)слове результат не записывается втриггер 15. В начале второго .(и последующих) слова (фиг. 5) после до"полнения счетчика 8 (второй такт)признак четности станет равным "0"и, следовательно, в шестом такте элемент И 44 закрыт, а в пятнадцатомтакте элемент И 39 открыт, т.е, вконце каждого цикла происходит записьрезультата сравнения с выходов блока14 в триггер 15. В случае ошибкиконтроля О уровень с выхода триггера 15 поступит на вход элемент И-НЕ37 блока 13, выходной сигнал "1"которого блокирует работу генератора 2 устройства,В случае верного результата вовсех циклах теста с поступлением после второго такта (фиг, 5) признаканечетности "Чет - 1" в четвертый тактсодержимое счетчика 34 блока 13 увеличится на 1, с инверсного выходавторого разряда которого сигнал через элемент 37 блокирует генератор2, а с прямого выхода второго разряда сигнал успешного завершения тестапоступит на индикатор 17. Разблокировка генератора 2 происходит в случае повторного нажатия кнопки 20.1наборного поля 1, т.е. при запускенового теста,Таким образом, за счет введениянаборного поля 1, генератора 2, дешифраторов 4 и 9, коммутаторов 5 и12,регистра 6, блока 7 проверки начетность, счетчика 8 адреса, блока1 постоянной памяти, триггера 15результата, многоконтактного зонда16 устройство обеспечивает контрольразнотипных микросхем, имеющих различное расположение выводов питания,что существенно расширяет областьего применения. Формула изобретенияУстройство для контроля цифровых интегральных микросхем, содержа 12 б 569щее индикатор, соединенный первыми входами с первыми выходами блока сравнения, соединенного первыми вхо дами с соответствующими первыми входами коммутатора выводов, соединенного вторыми входами с выходами регистра входов-выходов, блок распределения синхронизирующих импульсов, соединенный первым и вторым выходами соответственно с вторым входом индика тора и синхровходом регистра входоввыходов, о т л и ч а ю щ е е с я тем, что, с. целью расширения области применения устройства за счет возможности контроля нескольких типов микросхем, имеющих различное расположение выводов питания, в него введены блок проверки на четность, дешифратор типа интегральной схемы, дешифратор кода выводов питания, наборное поле, коммутатор адреса, генератор тактовых импульсов, регистр выводов питания, блок постоянной памяти, коммутатор выводов питания, многоконтактный зонд, счетчик адреса и триггер результата, причем первые выходы наборного поля соединены через дешифратор типа интегральной схемы с первыми входами коммутатора адреса, второй выход - с первым входом блока рас- З 0 пределения синхронизирующих импульсов, вторым входом коммутатора адреса, синхровходами регистра выводов питания и счетчика адреса и с первым установочным входом триггера резуль тата, третий выход наборного поля соединен с вторым входом блока распределения синхронизирующих импульсов, соединенного третьими входом и выходом соответственно с выходом 40 и входом генератора тактовых импульсов, четвертым н пятым выходами - соответственно со счетным входом счетчика адреса и синхровходом триггера результата, соединенного выходом 45 с четвертым входом блока распределения синхронизирующих импульсов и с третьим входом индикатора, информационным входом - с вторым выходом блока сравнения, соединенного вторыми 50 входами с выходами коммутатора выводов, соединенного третьими входами с выходами блока постоянной памяти, которые соединены с соответствующими информационнымй входами регистра входов-выходов, регистра выводов питания, счетчика адреса и блока проверки на четность, выходы счетчика адреса соединены с соответствующими третьими входами коммутатора адреса,выход которого соединен с входамиблока постоянной памяти, выход блокапроверки на четность соединен с пятымвходом блока распределения синхронизирующих импульсов, выходы регистравыводов питания соединены через дешифратор кода выводов питания с четвертыми входами коммутатора выводови с управляющими входами коммутаторавыводов питания, соединенного:первым и вторым потенциальными;входамисоответственно с общей шиной и шинойпитания устройства, выходами - с соответствующими выводами многоконтактного зонда и первыми входами блокасравнения.2. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что наборноеполе содержит кнопки с фиксацией,соединенные первыми выводами замыкающих контактов с шиной питания устройства и с первыми выводами замыкающихконтактов кнопок без фиксации, соединенных вторыми выводами замыкающихконтактов с соответствующими первымивыходами наборного поля и с соответствующими входами элемента ИЛИ, соединенного выходом через первый элемент задержки с вторым выходом наборного поля и с входом второго элемента задержки, выход которого соединенс третьим выходом наборного поля, соответствующие первые выходы которогосоединены с соответствующими вторымивыводами замыкающих контактов кнопокс Фиксацией.3, Устройство по и. 1, о т л и -ч а ю щ е е с я тем, что коммутаторвыводов содержит первые ключи, соединенные сигнальными входами с соответствующими третьими входами коммутатора выводов,. управляющими входами - с соответствующими четвертымивходами коммутатора выводов, выходами - с соответствующими выходамикоммутатора выводов и с выходамисоответствующих вторых ключей, соединенных управляющими входами с соответствующими вторыми входами коммутатора выводов, сигнальными входами - с первыми входами коммутаторавыводов,4. Устройство по и, 1, о т л и - ч а ю щ е е с я тем, что блок распределения синхронизирующих импуль12 ненный выходами с входами дешифратора, С-входом - с третьим входом блока, Я-входом - с вторым входом блока и с 8-входом первого счетчика, соединенного прямым выходом первого разряда с третьим входом второго элемента И, прямым и инверсным выходами второго разряда - соответственно с первым выходом блока и с первым входом эле 10 мента И-НЕ, выход которого соединенс третьим выходом блока, второй вход через одновибратор - с выходом второго элемента И и с вторым выходом блока, а третий вход - с четвертым15 входом блока. 11 1265663 сов содержит первый счетчик, соединенный В-входом с первым входом блока, С-входом - с выходом первого элемента И, соединенного первым входом с пятым входом блока, первым входом второго элемента И и с инвертирующим входом третьего элемента И, вторым входом - с первым выходом дешифратора, соединенного вторым выходом с четвертым выходом блока, третьим вы, ходом - с вторым входом второго элемента И, четвертым выходом - с неинвертирующим входом третьего элемента И, соединенного выходом с пятым выходом блока, второй счетчик, соеди Т а б л и ц д 11265663 г 02 ЗО. Составитель В. ДворкинРедактор Н. Гунько Техред И.Попович Коррек А. Тяск Подписноекомитета СССРи открытийаушская наб., д. 4 а одственно-полиграфическое предприятие, г, Ужгоро Проектная,5658/41 ВНИИП по 11303