Программный генератор

ис,:,Юд б 7 Уб б 77 Р 7 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРЯф 873388, кл. Н 03 К 3(017,31.09.79ЯО 1251292(57) Изобретение относится к импульсной технике, Предназначено для получения программно управляемых модулированных и немодулированных высокочастотных колебаний, низкочастотных сигнаЛов и постоянных напряженийМожет быть использовано в ав=оматических информационно-измерительныхсистемах, в автоматических системах1251управления и связи. Является дополнительным к авт.св. Р 873388. Цель изобретения - повьшение стабильности вьгходных параметров генерэ.тора,Для достижения поставленной ц 1.=пь известное устройство Введены пре= абразователь 1 П 1 55 гармонических колебаний в постоянное наг;ряжение П 56 импульсньх сигналов В постоянное напряжение, .П 58 постянного напряжения в цифровой код, ,П 60 частоты в цифровой кад, П 61 фазового сдвига В цифровой код, второй аттенюятор 17 сигналов синусоида;.ьной формы третий 54, четвертый 57 и пятый 59 управгяемые переключатели, микро:трацессар 62 блок бб сихра 1 н зэции:,29 З)бпак 1 ц; памяти программ и блок 65вводя. В соответствии с .аписанными в регистрах памяти блока 63 цифроВьлл кодами с. выходных шин 67,68снимаются модулированные и немодулированные высскочастотные колебаниясоответственно, с шины 67 - мощныевысокочастотные колебания, с шины68 - ослабленные, стабилизированныег;с амплитудс и частоте высаксчастатгые колебания, ,с выходных шин 69,70 - стабилизированные по амплитуде, частоте и фазе установленнойамплитуды низкочастотные и высокочастотные сигналы г, рээличных сочетавиях.Ил.Изобретенле относится к нмпул.сной технике, преднязнэ"ена для получения программна угравляемьгх модулированных и немодузлрава 1 льх высакочастотнь 1 х ВЧ 1 колебаний, ниэко - частотньп (НЧ) сигналов и постоянных напряжений и может быть лсаг 1 ьзанано В автоматических инфарацлонгазле"- РИТЕПЬНЬХ СИСТЕМЯХ, В ЯВТСМЯТИ.ПЗС- ких системах уг,равления и свя 10 зиу в яВтаматизировянньх систс мах контроля электротехнической и радиоэлектронная атаратуры, и является усовершенствованием устройства по основному авт.св, 873388. ЦРГ:ь изобретения - гьовьшение стабильностии выходньх параметров генератора,На чертеже представлена функцио 2 ь нальнвя схема программного генерятараюУстройство содержит ь 1 лзкочастатный задающий блок 1, вырабатывэющий низкочастотные синусоидальные коле-.бания, В который входят гервьвл Второй преобразователи 2 3 кад-емкость первый, второй лреобразовател 1,5 код-сопротивление, усилисель б низ кой частоты, инвертлрующФ вхсцкоторого эаэемлен., а неинвертирующий вход через последовательло соединенные преобразователи 2 и 4 .оеди нен с преобразователяги 3,5 и с выхо пом усилителя б, высокочастотный зацающий блок 7, вырабатываюЧий высокочастотные синусоидяльные колебанияи Осуествлявщлл модуляцию Высокол)стотньх колебаий низкочастотнымисигналами, содержащий пресб 1 .- Зсватзль 8 код - емкость, псеобоата:атель9 код-иьдуктивпость, усилитель 10высокой частоты и блок 1 модуляции;1 усиления мощности, причем преобразователь 8 код-емкость, преобразователь 9 код-индуктивность и усигитель 10 высокой частсть образуютВысокочастотную автоколебательнуюсистему, Выпалненнуо по индуктивнойтрехточечной схеме, вход и выходпреобразователя 8 кад-емкость соединенЫ с входсм и выходом преобразователя 9 код-индуктивность, среднийотвод которого эаземлей, и подключены к входу и выходу усилителя 10Высокой частоты. Усилитель 10 высокой частоты подключен своим входом квысокочастотному входу блока 11 модуляции и усиления мощности. перВый управляемьй переключатель 12,первый вход которого связан с выходам усилителя 6, второй управляемыйпереключатель 13, выход которого сое,:инен с. входом блока 11 модуляции иусиления ЙОЩнОсти, Яттенюэтар 14высокочастотных колебаний, содержащий преобразователь 5 кад- апративление и постоянный рез.стор 16, вы 1 г 1ход блока 11 модуляции и услеи мощности соединен с входом преобразователя 15 код-соттротивление аттенюатора 14 высокочастотных колебаний, подключенного своим выходом к второму входу управляемого переключателя 12, аттенюатор 17 сигналов синусоидальной Формы, содержащий преобразователь 18 код-сопротивление и постоянный резистор 19, Фазовра - 1 О щатель 20, содержащий последовательно соединенный тсвадратурный расщепитель 21 Фазы, коммутатор 22 квадратов, первый. второй выходы которого соединены соответственно с 15 преобразователями 23 и 24 код-напряжение, выходы которых связаны соответственно с первым, вторьм входами суммирующего каскада 25, формирователи 26,27 прямоугольных импульсов 30 типа "меатдр", причем входы преобразователя 18, квацратурного расщеп - ления 21 Фазы, формирователя 6 соединены с выходом управляемого переключателя 12, а вход формирона теля 27 - с выходом суммирующего каскада 25 и с входом второго аттенюатора 28 сигналов синусоидальной формы, содержащего преобразователь 29 код-сопротивление, к выходу кото рого подключен постоянный резистор 30, коммутаторы 31,32, выходы которых соответстветто соединены с первым и вторым входами упранляемога переключателя 13, Выходы Формирователей 26,27 импульсов прямоугольной формы типа "меандр" через аттенюаторы 33,34 импульсов прямоугольной формы, состоящие из преобразователей 35,36 код-сопротивление и пос тоянных резисторов 37, 38, соединены с первыми входами коммутаторов 31, 32 и с первым, вторым входами сумматора 39 импульсов.Одновреме.нно выходы Формиронате лей 26,27 импульсов прямоугольной формы типа "меандр" через первую, вторую дифференцирующую цепь 40,41 соединены с входами первого, второго формирователей 42,43 импульсов пилообразной формы, выходы которых через первый, второй аттенюаторы 44,45 импульсов пилообразной Формы, состоящие из преобразователей 46, 47 код-сопротивление и постоянных резисторов 48, 49, соединены с вторыми входами коммутаторов 31,32. Первый и второй выходы сумматора 39 92 4импульсов, назначение которого состоит в суммировании сдвинутых по Фазе импульсон прямоугольной формы типа "меандр и н получении на своих нагрузках импульсов ступенчатой формы различной длительности и полярности, соединены с третьими входами коммутаторов 31,32 и одновременно соединены с входами первого, второго ограничителей 50,51 полярности, предназначенные для преобразования импульсов ступенчатой формы в ттптульсь прямоугольной формы Различной длительности и полярности. Выход ограничителя 50 полярности соединен с входом первой фильтрующей цепи 52 и с четвертым входом коммутатора 31, а выход второго ограничителя 51 полярности соединен с входом второй фильтрующей цепи 53 и с четвертым входом коммутатора 32. Назначение Фильтрующих цепей 52, 53 состоит в преобразовании импульсов прямоугольной формы в постоянное напряжение. Выходы фильтрующих цепей 52, 53 соединены с пятыми входами коммутаторов 31, 32.Первый, второй, третий входы третьего управляемого переключателя 54 соединены соответственно с выходом преобразователя 15 код-сопротивление аттенюатора 14 высокочастотных колебаний и с выходами коммутаторов 31, 32, Первый, второй, третий выходы управляемого переключателя 54 подключены к входам преобразователя 55 гармонических колебании в постоянное напряжение, преобразователя 56 импульсных сигналов н постоянное напряжение и к первому входу четвертого управляемого переключателя 57, соединенного вторым, третьим входами с выходами преобразователя 55 гармонических колебаний н постоянное напряжение и преобразователя 56 импульсных сигналов в постоянное напряжение. Выход управляемого переключателя 57 соединен с входом преобразователя 58 постоянного напряжения в цифровойкод. Первый, второй входы пятого управляемого переключателя 59 соединены с выходом преобразователя 15 кодсопротинление аттенюатора 14 высокочастотных колебаний и с выходом коммутатора 31, а его выход подключен к входу преобразователя 60 частоты в цифровой код.Входы г(реобразавателя 6 фазана."а сдвига г. цифровой кад соединены с выходами коммутаторов 31 и 32. Вы-. ходь 1 преобразователя 58 постаяннага напряжения в цифровой кад, преобразователя 60 частоты в ци 42 равай код и преобразователя 61 фазового сдвига в цифровой код соединены с входами микропроцессора 62 ь взаимо" связанного пинай адреса (,111(1) ь ниной управления ( яу 1 и плнай данньгх (1 Д с блоком 63 регистров памяти, с блоком бц памяти программ и с блоком 65 ввода. Синхрониз 1 лрующий вход микропроцессора 62 соединен с вьгхадам блока 66 синхронизации.1Управляющие входы преобразователей8, 9, 15, 18 ь 23, 2- ь 29, 35, 36 ь 46, 67 ь управляемьгх переключателей 12, 13, 54 ь 57 ь 59 ь коммутатора 22 квадрантов и коммутаторов 31 ь 32 соединены с соответствующими выходами блока 63 регистровпамятМикропроцессор 62 содержит регистр команд, дещифратор командь уса, райство управления, регистры общего назначения РОНЫь указатель стека, СЧЕТЧИК "ь(аМННД ь РЕГИСТВ ЯД 13 Еса ь арифметическа-логическое устройство (ЛЦУ) . (2 ЕГИСтР ПанзиаКаВь аККУМУ- лятар т интерфейс, Регистр команд предназначен для временного хранения ;(оманды, выбранной из блоа 6( памяти программ. Дещифратар ксманд преобразует кад команды в НУ 2 кяую последовательность сигналов управления, Устройство управления обеспечивает взаимодействие различных блоков миг(ропро 1(ессара и вэ аимосвязанньгх с нь 1-, узлов генератора. Регистры общего назначения предназначены цля хранения считанных цифравь 1 х кодов, подлежащих обработке н арифметическа-логическом устройстве, Указатель стека определяет адрес тех ячеек памяти в стеке, в которых хранится нужный адрес возврата из г(адпраграммы ввода данньгх в программу абрабат ки вводимых г(анньа:, Счетчик командпредназначен для управления очередностью считывания команд иэ блока 64 памяти программ, он хранит адрес команды, которая должна выполняться непосредственно за текущей командой: Регистр адреса предназначен для хранения адресов пагляти в течение та:-а времени, которое требуется дляьх декодирования. Арифметическо-логическое устройства осуществляетарифемтические и логические операции над цифровыми кодами,Регистр признаков содержит информацию а результатах вычислений,произведенных в АЛУь в частности1(2 признак знака, Лкку лулятор предназначен для хранения цифравьг" кодов,являющихся результатом проведенныхв ЛБУ операций. Интерфейс обеспечивает сопряжение между блоками микро"12 процессора и его сопряжение с взаимс связанными с ним узлами генераторафБлок 63 регистров памяти являетсл оперативным загаминающим устрой- Ы ством, в состаг, каторога входит набор собранных на статических триггерах регистров памяти, предназначенных для восприятия зэлисываемыхпо соответствующим адресам двоичных кодовстанавки значений параметров элементов генератора и характеристик выходных сигналов, для хранения этих кодов, для воздействия этими кодами на преабразогьатели 2, 3, 4 ь 5, 8, 9 ь 15, 18 ь 23, 24 ь 29, 35 ь ьбь 47 ь управляемые переключатели 12 ь 13 ь 54 ь 5, ,59, коммутаторы 22, 31 ь 32 и для создания детерминированных изменений установленньг( параметров и характеристик, автоматически изменяемых пропорционально записываемым в регистры памяти цифровым кодам, Кроме тога, в блоке 63 расположены регистры памяти, используемыекачестве стека, в котором хранятся адреса возврата из .подпрограммы нада данных в ггрограмму обработки ь эадимых дагньгх.Блок 64 памяти программ представпяет собой постоянное запоминающее устройство, в нем записаны размещенные по соответствующим адресам последовательности команд, составляющче подпрограмму ввода данных и рограмму обработки вводимых дзнБлок 65 ввода обеспечивает ввод,"анных в блок 63 регистров памяти па вырабатываемому им сигналу"Прерывание", подаваемому по шине управления на вход микропроцессора 62.Блок 66 синхронизации вырабатывает стабилизированные по частотекварцевым резонатором высокочастотные импульсы прямоугольной Форггы,Осдвинутые по фазе на 180 , Этиимпульсы являются тактовыми сигналами, синхронизирующигп. работу микропроцессора 62 и взаимосвязанных сним блока 63 регистров памяти,блока 64 памяти программ , блока 65 1 О. ввода и в целом всего генератора.Генератор также содержит выходныешины 67-72.Программный генератор работаетследующим образом. 15Вначале производится запуск программного генератора, при этом микропроцессор 62 устанавлчвает сигналзапроса данных в нуль и по вырабатываемому блоком 65 ввода сигналу 20Прерывание, поцаваемому по шинеуправления на вход микропроцессора62, из блока 64 памяти программ производится выборка команд, образующих подпрограмму ввода данных. 25По этой подпрограмме исходныеданные управления генератором, считываемые, например, с перфолентыи вводимые через блок 65 ввода, записываются по соответствующим адресам в регистры памяти блока 63.Таким образом, на триггерах регистров памяти блока 63 записываютсяцифровые коды установки емкостей,индуктивностей и сопротивленийпреобразователей 2, 3, 4, 5, 8, 9,15, 18, 29, 35, 36, 46, 47 кодемкость, код-индуктивность, код-сопротивление, установки уровней йапряжений преобразователей 23,24 коднапряжение, управления управляемымипереключателями 12,13,54,57,59, коммутатором 22 квадрантов и коммутаторами 31, 32,В,результате в низкочастотном 45задающем блоке 1 устанавливаютсяопределенной амплитуды низкочастотные синусоидальные колебания, которые подаются на первый вход а управляемого переключателя 12, Одновременно в высокочастотном задающемблоке 7 устанавливаются определенной амплитуды высокочастотные синусоидальные колебания, которые подаются на выходную шину 67 и на вход 55преобразователя 15 код-сопротивлениеаттенюатора 14 высокочастотных колебаний,подключенного своим входом к 292 8выходной шине 68 и к второму входуГ управляемого переключателя 12. Свыхода управляемого переключателя12 низкочастотные или высокочастотные колебания подаются на вход преобразователя 18 код-сопротивлениеаттенюатора 17 сигналов синусоидальной Формы, на вход квадратурного расщепителя 21 Фазы фаэовращателя 20,а также на вход Формирователя 26импульсов прямоугольной формы типа"меанцр",На выходе преобразователя 18код-сопротивление снимается установленный амплитуды синусоидапьной формы сигнап, который поступает навход коммутатора 31. На выходе суммирующего каскада 25 фаэовращателя20 снимается другой синусоидальнойФормьг сигнал, сдвинутый относительно первого сигнала на определенныйФазовый угол. Этот сигнал подается на вход формирователя 27 импульсов прямоугольной формы типа меандр"и на вход преобразователя 29 кодсопротивление аттенюатора 28 сигналов синусоидальной Формы, а оттудана вход второго коммутатора 32, Свыходов Формирователей 26, 27 сдвинутые по Фазе импульсы прямоугольнойФормы типа "меандр" через аттенюаторы 33, 34 импульсов прямоугольнойформы подаются на входы сумматора39 импульсов и на входы коммутаторов 31,32. Кроме того, эти импульсычерез дифференцирующие цепи 40, 41,преобразующие их в остроконечныеимпульсы положительной полярности( импульсы отрицательной полярностизакорачиваются параллельно подключенными.полупроводниковыми диодами), подаются на входы формирователей 42, 43 импульсов пилообразнойФормы.С выходов Формирователей 42,43 сдвинутые по фазе импульсы пилообразной Формы после прохождениячерез аттенюаторы 44, 45 импульсовпилообразной формы поступают навходы коммутаторов 31, 32 и на выходные шины 71 и 72.На выходах сумматора 39 импульсовобразуются сдвинутые по фазе импульсы ступенчатой формы различной длительности и полярности, которыепоступают на входы коммутаторов 31,32, одновременно поступают на входыограничителей 50, 51 полярностиНа выходе ограничителей 50, 51 по 2 о 10лярности сдвинутые по фаз. - : и.птульсы ступенчатой формы преобразуются В сдвинутыР ПО фазе импульсы прямо угольнОЙ формы рязличной длитРльности и поля 011 ости. О ВыходЯ перВОГО 5 Ограничителя 50 полярности прямо-.У 1 ольные импульсы положительной по лярности подаются ня вход фильтрую- щей цепи 52 н на вход первого коммутатора 31, а с выхода огр .Ничителн 51 полярности пОямоуГольнье импуль сы отрицательной полярности подаются на вход Второй фильтрующей цепи 53 и на вход коимутатора 32. Обра- зующееся на выходе фильтрующей цепи 15 52 постоянное напряжение положительной полярности подается на Вход кОм" мутатора 31, а образующееся на. Выходе фильтруняцей цепи 53:,-1 остоянное няпря 71 ение отрицательной полярности подается на вход комгутяторя 32 выходя. С Выходов коммутяторов 132 сигналы поступают на первый и Второй входы управляемого переключателя) 13 и одновременно ня Выходные пины 69, 70Одновременно сигналы., снимаемые с выходных щин 69,70, подаются на Вхо ды преобразователя 61 фазового сдви- ГЯ В ЦИфРоэой код, си в Нялы, снимяе- .5 э мые с выходнь 1 х щи 1 68. 69 В 70подаются на входы управляемого пере. ключятеля 54, я сигналы, счьмяРмые с Выходных щин 69,70, подаются ня Вхоцы управляемого ле ре 1;лючятеля лг 9После запуска генератора и уста- НО ВЛ ЕНИЯ С ИГН ЯЛОВ НЯ ЕГО В ЬГ 10 Д НЪ 1 Х гнездах производится стабилизация паря 1,1 етров Выходнь 1 х си, нанон кота- ,:л ряя ОсущРствляется следующим Об- разом:ПУСТЬ., НЯЛРИМЕР На ВЬ:ХОДНОЙ Щивв 68 Осуще твляет ся сье с 5 ЯбилиэироВанных ло амплитуде : частоте высо-.кочастотньг 1 колебания, а на выходнь 5 х щннах 69 и 70 производится сье стабилизированнь 1 х по амплитуде, частоте.1 (1) азР сдвинут 11 ло фяэ е низ - клчастлтных импульоов лрямоуголь-.(11,. в иной формы типа меандв . 8 этом слу" чае за 1 П 1 санными В регисврях памяти блока 63 цифровыми кодами вход Оулравляемогл переключателя 12 соединен г его выходом, вход хоькутятор.3 1 Быхлда СОРдинен с Рго Выходом р вход коммутатора 32:ь в .Одя соединен С ЕГО ВЬ 5 ХО 11 ЛМ, НХОДПЛРЯЗЛЯЕМОГО переключателя 54 соединен с его выходом, вход управляемого переключателя 57 соединен с его выходом, входуправляемого переключателя 59 сое-,цинен с его выходом,Поскольк подпрограмма ввода данных уже заверщена, то через посредсво указателя стека из стека в счетчик команд заносится адрес первой командь 1 программы обработки ВводимыхДанных, По Выбранной из блока 64памяти программ команде производится считывание цифрового кода, записанного В регистре памяти 63, связанным с преобразователем 15 код-соп"ротивление, аттенюатора 14 высокочастотных колебаний и цифровогокода, полученного на выходе преобазователл 58 постоянного напряжения В цифровой код, Считанные цифровые коды записываются в регистрыобщего назначения микропроцессора 62в АЛУ осуществляется Вычитаниес 1 итанных цифровых кодов. Получен 5 гый результат помещается в аккмулятор и суммируется В АЛУ (с учетомлб 11 ученного знака) с записанным вРОНе первонЯчЯльным цифровьР кодомсчитанным с регистра памяти блока63, связанного с преобразователеи 15коц-сопротивление. Полученнь.й откор"ректированнь 1 й код записывается посоответствующему адресу вместо перВоначального цифрового кода, корректируя установленное знЯчение преобрязователя 15 код-сопротивление,Затеи ло команде иэ блока 64памяти программ осуществляется СчитыВание цифрового кода, записанного,врегистре памяти блока 63, связаннымпреобразователем 8 код в емкосвысокочастотного задающего блока 7и цифрового кода, полученного наВыходе преобразователя 60 частоты влифровой код, Считанные цифровые коэалисываются В регистры общегоназначения микропроцессора 62 и вАЛУ Осуществляется Вычитание считанныхх цифровых кодов, полученныйрезультат помещается в аккумулятори суммируется в АЛУ (с учетом полуенного зняка 1 с записанным в РОНеперВОнячяльным цифровым кодому считанным с регистра памяти блока 63,связяннлго с преобразователем 8хоц-емкость, Полученньв": откорректированный код записывается по соотВетствующему адресу Вместо перво 25292начального цифрового кода, корректируя установленное значение преобразователя 8 код-емкость.После этого из блока 64 памятипрограмм считывается команда, по 5которой цифровыми кодами на соат -ветствующих регистрах памяти блока63 производится подключение входауправляемого переключателя 54 к еговыходу и входа управляемого переключателя 59 к его выходу,Затем по команде иэ блока 64памяти программ производится считывание цифрового кода, записанногов регистре памяти блока 63, связанным с преобразователем 35 код в сопротивление аттенюатора 33 импульсовпрямоугольной формы и цифрового кода,полученного на выходе преобразовавтеля 58 постояннога напряжения в 20цифровой код, Считанные цифровыекоды записываются в регистры общегоназначения микропроцессора 62 и вАЛУ осуществляется вычитание считанных цифровых кодов, полученный ре зультат помещается в аккумулятори суммируется в АЛУ (с учетом полученного знака 1 с записанным в РОНепервоначальным цифровым кодом, считанным с регистра памяти блока 63, 30связанного с преобразователем 35код-сопротивление. Полученный откорректированный кад записывается посоответствующему адресу вместо первоначального цифрового кода, корректируя установленное значение преобразователя 35 код-сопротивление.Следующим зтагом по команде из блока 64 памяти программ производитсясчитывание цифровых кодов, записанных в регистрах памяти блока 63,связанных с преобразователями 4,5 кодсопротивление низкочастотного задающего блокаи цифрового кода, полученного на выходе преобразователя Ф 560 частоты в цифровой код, Считанные цифровые коды записываются врегистры общего назначения микропроцессора 62 и в АЛУ осуществляетсяпоочередное вычитание из первого и 50второго считанных кодов третьегосчитанного кода, полученные результаты помещаются в аккуь.улятор исуммируются в АЛУ (с учетом полученных знаков) с записанными в РОНах 55первым и вторым считанным кодами.Полученные откорректированные кодызаписываются па соответствующим адрес ам вместо первонач ал ьнь 1 х ппфровых кодов, корректируя установленные значения преобразователей 4,5 кад-сопротивление.Затем из блока 64 памяти программ считывается команда, по которой циф - ровым кодом па соответствующем регистре памяти блока 63 производится подключение входа управляемого переключателя 54 к его выходу, После этого по команде иэ блока 64 памяти программ производится считывание цифрового када, записанного в регистре памяти блока 63, связанным с преобразователем 36 код-сопротивление аттенюатора 34 импульсап прямоугольной Формы и циФрового кода, полученного на выходе преобразователя 58 постоянного напряжения в цифровой код.Считанные цифровые коды записываются в регистры общего назначения микропроцессора 62 и в АЛУ осуществляется вычитание считанных цифровых кодов, полученный результат помещается в аккумулятор и суммируется в АЛУ (с учетом полученного знака) с записанным в РОНе первоначальным цифровым кадом, считанным с регистра памяти блока 63, связанного с преобразователем 36 код-сопротивление. Напученный откорректированный код записывается по соответствующему адресу вместо первоначального цифрового када, корректируя установленное значение преобразователя 36 код-сопротивлениеНаконец по команде из блока 64 памяти программ производится считывание цифровых кодов, записанных в регистрах памяти блока 63, связанных с преобразователями 23, 24 код в напряжение фаэавращателя 20 и цифрового кода, полученного на выходе преобразователя б Фазового сдвига в пифровай код. Считанные цифровые коды записываются в регистры общегоо назначения микропроцессора 62, и в АЛУ осуществляется поочередное вычитание из первого и второго считанных кодов третьего считанного кода, полученные результаты помещаются в аккумулятор и суммируются в АЛУ ( с учетом полученных знаков) с записанными в РОНах первым и вторым считанными кодами. Полученные откорректированнь 3 е коды записываются по соответствующм адресам вместо первоначальных цифровых кодов, корректируя установ:оетт лцец с его Выходом вход упряв - :;(емог Ттеэек 5(ют(я"е)т 5 57 ( оединен с го:зыхо;Том и ос)т(ествляется корр, ктировкя ьнячецця преобразовате( -6 код-соттротивлецие.ПРи стабилиз Яции Ямтлитуды импуль ;ОВ пилообразной (т)орыы) снимаемых с цьп;одцой иить /О, вход коммутатора 32 СОЕДИНЕН С Ет О ВЫХОДОМ ВХОД ,.трап)тяемо о е: ерет.лючателя 54 сое:. Ицец с :го вь холом и ос )цествляетсяр;и ктиг Оя кя значения преобразова- тЕЛЯ 4КОт - СОПРГтИРЛРЦттР11)1)и стабипи адни величины положите;и,цьх - ,: стоянцых напряжений, сни:яРММх с ВГГ.,ОДНОЙ ицы 69, Выход -:Омутатор 31 соединен с его выт(ОТОН ВХОН ) ЦРЯВЛЯЕЕЛОГО ПЕРЕКЛЮЧатЕ- я 5( соединен ;. его выходом вход прав)тяемого ттярекпючятеля 57 сое -лицеи с ег э гьтходол и осуп;ествляется -;орректцровка значения ттреобразовате;я 3 ) код (.ОпротивленисПрьт с"яб)илизяе(ии вели ины отри- ".,ЯТЕ)11 т" , ПОСТОЯННЫХ ЬТЯПТ)ЯЖЕТЛТЛйЛ р сттимяемьтк . Выходной пины 70 вход ,ою."тато)( 32 соединен с его Вы -.1 рь П 5 ьеме Выс.)кочястотньх коле;яптлт с ттыходцых г.:ин 67 "т 68, моду - ировяцц,х низко.тястотными сигнала - .л,. стл;иЯельть:.; с Выходной шины 69, .,Ход уп р ав)ТН е т, с пе ре ключ ателя 1 ос и 1 уес (: гоьтх Одом ) я при моду.(Ктл Образом, В соответствии с ь(тттттся 11 тымц в регистрах памяти блока :(т(фровьпл кодями с Выходных шин 67 и 68 с 11 тмаю(ся модулированные и ;О,у)Ттрованцьте высокочасто, ,Тг ко;гбал,( СОО гве тс гвецо пи; - :,1":. пцьте пысс)кочастотные колебания ипиць 68 " ослабленные, с ябилизи, оцяццые по а:лплитуде и частоте, вьюк оч аст оные коле О ания .Г 11 Выходах коммутаторов 3 и 32 с :.,ьтходцых;лин 69 и 70 сцимак)тся стабтияипотанные ПО амплитуде, часто151292 ВНИИПИ Заказ 4424/56 Тираж 816 ПодписноеПроизв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 те и фазе установленной амплитуды низкочастотные и высокочастотные сигналы в следующем сочетании: либо сдвинутые по фазе сигналы синусаидальной формы, либо сдвинутые па5 Фазе импульсы прямоугольной формы типа "меандр", либо сдвинутые па Фазе импульсы ступенчатой формы различной длительности и полярности; либо сдвинутые по Фазе импульсы 10 . прямоугольной формы различной длительности и полярности; либо сдвинутые по Фазе импульсы пилообразной Формы; либо любая комбинация из двух вырабатываемых генератором 15 сигналов различной формы,Кроме того, с выходных шин 69 и 70 снимаются стабилизированцыс по величине постоянные напряжения различной величины и полярности. сВ случае использования импульсов пилообразной формы для запуска раэ - верток двухлучевога осциллограФа и одновременной выдачи двух контрольных сигналов с выходных шиц 69 и 35 70 в программном генераторе предусмотрены дополнительные выходы сигналов пилообразной формы с шиц 71 и 72. 3 ОФормула изобретения Программный генератор па авт,св. У 873388, а т л и ч а ю щ и йс я тем, чта, с целью повышения 35стабильности выходных параметровгенератора, в него дополнительновведены преобразователь гармонических колебаний в постоянное напряжение, преобразователь импульсных сигналов в постоянное напряжение,преобразователь постоянного напряжения в цифровой код, преобразователь частоты в цифровой кад, преоб-.разователь Фазового сдвига в цифравай код, второй аттенюатор сигналовсинусоидальной формы, третий, четвертый и пятый управляемые переключатели, микропроцессор, блок синхронизации, блок памяти программ и блок 5 Оввода, первый, второй, третий входытретьего управляемого переключателясоединены соответственна с выходомиттенюатора высокочастотных колебаций, с выходами первого и второгокоммутаторов, а ега первый, второй.третий выходы подключены соответственно к входам преобразователя гармонических колебаний в постоянноенапряжение, преобразователя импульсных сигналов в постоянное напряжение и к первому входу четвертогоуправляемого переключателя, второйтретий входы которого соединены соответственна с выходами преобразователя гармонических колебаний в постоянное напряжение и преобразователя импульсных сигналов в постоянноецапряжение, выход четвертого управляемага переключателя соединен свходом преобразователя постоянногонапряжения в цифровой код, первый,второй входы пятого управляемогопереключателя соединены соответственна с выходом аттенюатора высокочастотных колебаний и с выходомпервого коммутатора, а его выходподключен к входу преобразователячастоты в цифровой код, первый, второй входы преобразователя Фазовогосдвига в цифровой код соединенысаатветствеино с выходами первогои второго коммутаторов, выходы преобразователя постоянного напряжения в цифровой код, преобразователячастоты в цифровой код и преобразователя Ааэавого сдвига в цифровойкад соединены с соответствующимивходами микропроцессора, вход Фазавращателя соединен с выходом перного управляемого переключателя, авход и выход второго аттенюаторасигналов синусаидальнай формы соединены соответственно с выходомФаэовращателя и с пятым входом второго коммутатора, управляющие входывторого аттенюатара сигналов синусоидальцой формы, третьего, четвертого и пятого управляемых переключателей соединены с соответствующими выходами блока регистров памяти,шины адреса данных и управлениямикропроцессора соединены с соответствующими шинами блока ввода,блока памяти программ, блока регистров памяти, выходы блока синхронизации соединены с соответствующимивходами микропроцессора.