Устройство для реализации быстрого преобразования фурье при многоканальной обработке информации

(71) Специальнонологическое бством при Белорном университет(53) 681.32(088.8 юл,У 42 евич, А.В.Г .Гармоза е конструктюро с опытным усском госуд е им. В.И.Л асимов,ско-техпроизводрствена(прототип). ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРГЕНИЙ И ОУНРЬЗТИЙ ПИСАНИЕ ИЗОБР двтодсвовв оасдвтвсвотв рское свидетельство СССР С 06 Р 15/332, 1979. кое свидетельство СССР,кл. С 06 Г 15/332, 1982(54)(57) УСТРОЙСТВО ДЛЯ РЕАЛИЗАЦИИБЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ ПРИМНОГОКАНАЛЬНОЙ ОБРАБОТКЕ ИНФОРМАЦИИ,содержащее блок управления, входнойкоммутатор, информационный ц псод которого подключен к информационномувходу блока памяти, информационныйвыход которого подключен к информационному входу арифметического блока,инф дрмационный выход которого является информационным выходом устройстваи подключен к первому информационному входу входного коммутатора, второйинформационный вход которого является информационным входом устройства,триггер, выход которого подключен куправляющим входам входного коммутатора и коммутатора режима, информационный выход которого подключен кадресному входу блока памяти, счетчик, информационный выход блока по.стоянной памяти подключен к входу задания коэффициента варифметическогоблока, о т л и ч а ю щ е е с я тем,что, с целью расширения области применения за счет пространственной обработки сигналов с переменным числомканалов и переменной длиной выборки,в него введены первый и второй коммутаторы управления, блок стековойпамяти, элемент ИЛИ, коммутатор, .счетчик стека, блок сравнения и счетчик каналов, информационный выходкоторого подключен кпервому входублока сравнения, выход которого подключен к первому входу элемента ИЛИи тактовому входу счетчика стека,информационный выход которого подключен к управляющему входу блокастековой памяти и первому информационному входу первого коммутаторауправления, второй информационный.вход которого подключен к информационному выходу счетчика, выходы1 +1 (1 - числоканалов) старших разрядов которого подключены соответственно к информационным входам коммутатора, информационный выход которого подключен ко входу установки вединицу триггера, тактовый вход счетчика соединен с тактовым входом счетчика каналов и является тактовымвходом устройства, второй вход блокасравнения подключен к информационному выходу блока стековой памяти, информационный вход которого являетсявходом задания номеров обрабатываемых каналов устройства, причем блокуправления содержит первый и второйэлементы И-НЕ, сумматор, регистр,первый и второй коммутаторы, регистрсдвига, двоичный счетчик и генератор тактовых импульсбв, перьый выходкоторого подключен к счетному входудвоичного счетчика, выход старшего4324 112 разряда которого подключен к управляющему входу регистра сдвига и первому входу первого элемента И-НЕ, выход которого подключен к входу установки в нопь триггера, второй выход генератора тактовых импульсов подключен к управляющему входу двоичного счетчика, выход первого разряда которого подключен к второму входу элемента ИЛИ, выход которого подключен к .управляющему входу блока памяти, выход триггера подключен к входу обнуления двоичного счетчика, информационный выход которого подключен к информационному входу первого коммутатора, управляющий вход ко-. торого подключен к информационному выходу регистра сдвига, инверсный инфор, мационный выход которого подключен к первому входу сумматора, выход которого подключен к адресному входу блока постоянной памяти и информационному входу регистра, информационный выход которого подключен к второму входу сумматора, третий выход генератора тактовых импульсов подключен к первому входу второго элемента И-НЕ,второй вход которого соединен с вторым входом первого элемента И-НЕ иподключен к информационному выходувторого коммутатора, информационныевходы которого соответственно соединены с выходами М + 1 старших разрядов регистра сдвига, инверсный информационный выход которого объединен с информационным выходом второго коммутатора, выходом второго элемента И-НЕ и подключен к управляющему входу второго коммутатора управления, информационный выход которогоподключен к первому информационномувходу коммутатора режима, второй информационный вход которого подключен к информационному выходу первогокоммутатора управления, управляющий вход которого является входомзадания формата устройства и соединен с управляющим входом коммутатора и управляющим входом второго ком"мутатора блока управления, информационный выход первого коммутаторакоторого подключен к информационномувходу второго коммутатора управления гИзобретение относится к вычислительной технике, в частности к устройствам для спектрального анализа, и.может быть использовано при решении задач пространственно-временной обработки сигналов.5 Известно устройство для реализации быстрого преобразования Фурье (БПФ), содержащее оперативную память, ариф 10 метический блок, постоянную память и блок управления, первый и второй выходы которого подключены к адресным входам соответственно блоков оперативной и постоянной памяти, выходы которых подключены соответственно15 к входам операндов и коэффициентов арифметического блока, третий выход блока управления подключен к входу синхронизации арифметического блока, выход которого подключен к информационному входу блока оперативной памяти 1 . Недостатком устройства являются ограниченныефункциональные возможности при определении спектров сигналов с неизвестной стационарностью из-за фиксированного числа каналов и объема обрабатываемых массивов.Наиболее близким к предлагаемому по технической сущности является устройство для реализации безизбыточного алгоритма БПФ, содержащее арифметический блок, блок постоянной памяти, два блока оперативной памяти, блок управления, причем выходы блока постоянной памяти соединенысоответственно с вторым н третьим входами арифметического блока, выход которого подключен к второму входу первого блока оперативной памяти, а первый, второй и третий выходы блока управления соединены с первыми входами соответственно блоков оперативной памяти, арифметического блока и блока постоянной памяти, кроме того, выходвторого блока оперативной памяти соединен с вторым входом арифметического блока, выход которого подключенк второму входу второго блока оператинной памяти, первые и третьи входы которого соединены соответственно с шестым и пятым выходами Блока .управления, четвертый выход которогоподключен к тре; ьему входу первого ройство обрабатывает четыре действительных массива 2 .Недостатком данного устройства является ограниченная область применения иэ-за фиксированной длины вход ной выборки и малого числа каналовпри обработке многоканальных сигналов с меняющейся стационарностью ивременем существования, например сиг 20 налов по лучам диаграммы направленности антенной решетки.Цель изобретения - расширение области применения за счет пространственной обработки сигналов с переменным числом каналов и переменной длиной выборки. Поставленная цель достигается тем,что в устройство для реализациибыстрого преобразования Фурье примногоканальной обработке информации,содержащее блок управления, входнойкоммутатор, информационный выход которого подключен к информационномувходу блока памяти, информационный выход которого подключен к информационному входу арифметического блока,информационный выход которого является информационным выходом устройства и подключен к первому информацион 40 ному входу входного коммутатора,второй информационный вход которогоявляется информационным входом устройства, триггер, выход которого подклю;ен к управляющим входам входногокоммутатора и коммутатора режима, 45 информационный выход которого подключен к адресному входу блока памяти 1 счетчик, информационный выход блока постоянной памяти подключен к входу задания коэффициента арифметического блока, введены первый и второй коммутаторы управления, блок стековой памяти, элемент ИЛИ, коммутатор,50 счетчик стека, блок сравнения и счет 55 чик каналов, информационный выходкоторого подключен к первому входублока сравнения, выход которого подключен к первому входу элемента ИЛИ блока онеративной.памяти. Данное усти тактовому входу счетчика стека, информационный выход которого подключен к управляющему входу блока стековой памяти и первому информационному входу первого коммутатора, управления, второй информационный входкоторого подключен к информационно" му выходу счетчика, выходы 1 +1(- число каналов) старших разрядов которого подключены соответственно к информационным входам коммутатора,информационный выход которого подключен к входу у.гановки в единицу триггера, тактовый вход счетчика соединен с тактовым входом счетчика каналов и является тактовым входом устройства, .второй вход блока сравнения подключен к информационному выходу блока стековойпамяти, информационный вход которого является входом задания номеров обрабатываемых каналов устройства, причем блок управления содержит первый и второй элементы И-НЕ, сумматор, регистр, первый и второй коммутаторы, регистр сдвига, двоичный счетчик и генератор тактовых импульсов, первый выход которого подключен к счетному входу двоичного счетчика, выход старшегоразряда. которого подключен к управляйпцему.входу регистра сдвига и первому входу первого. элемента И-НЕ, выход которого подключен к входу установки в ноль триггера, второй выход генератора тактовых импульсов подключен к управляющему входу двоичногосчетчика, выход первого разряда которого подключен к второму входу элемен.та ИПИ, выход которого подключен к управляющему входу блока памяти, выход триггера подключен к входу обнуления двоичного счетчика, информационный выход которого подключен к информационному входу первого коммутатора, управляющий вход которого подключен к информационному выходу регистра сдвига, инверсный информа-. -ционный.выход которого подключен к первому входу сумматора, выход которого подключен к адресному входу блока постоянной памяти и информационному входу регистра, информационный выход которого подключен к второму входу сумматора, третий выход генератора тактовых импульсов подключен кпервому входу второго элемента И-НЕ, второй вход которого соединен с вторым входом первого элемента И-НЕ.второго коммутатора, информационныевходы которого соответственно соединены с выходами 1 +1 старших раерядов регистрасдвига, инверсный информационный выход которого обьединен с информационным выходом второго коммутатора, выходом второго элементаИ-НЕ и подключен к управляющему входу второго коммутатора управления,информационный выход которого подключен к первому информационному входукоммутатора режима, второй информационный вход которого нодключеи к информационному выходу первого комму татора управления, управляющий входкоторого является входом за)енияформата устройства и соединен с управляющим входом коммутатора и управляющим входом второго коммутатора20.блока управления, информационный выход первого коммутатора которого нодключен к инфармеционйому входу второго коммутатора управления. На .Фиг. 1-4 приведены функционельные схемы предлагаемого устройства,блока управления, первого и второгоуправляемых коммутаторов соответственно,Устройство для реализации БПФ при ЗОмногоканальной обработке информации.(фиг. 1) содержит входной коммутатор 1 блок 2 оперативной памяти, арифметический блок 3, блок 4 постояннойпамяти, триггер 5, коммутатор 6 режима; коммутатор 7 управления, комму" тетор 8 управления, блок 9 стековойпамяти, элемент ИЛИ 10, коммутатор11, счетчик 12 стека, блок,13 сравнения кодов, блок 14 управления, счетчик 15, счетчик 16 каналов. Блок управления (фиг. 2) содержит двоичный счетчик 1.7, коммутатор 18,генератор 19 тактовых импульсов,регистр 20 сдвига, сумматор 21, ре-.:гистр 22, коммутатор 23, два элемента И-НЕ 24 и 25. коммутатор 8 управления (фиг. 3) выполнен на базе коммутаторов на Ъ+1 канал, где- число обрабатывае 50 мых каналов, причем чис,по коммутаторов равно числу разрядов счетчика 15. С помощью коммутатора в зависимости от выбранного числа обрабатываемых каналов входная информация группиру-.Ф 1ется в 2 группу при занесении в блок оперативной памяти, причем внут"ри,кащцой группы информация заносит-,ся в двоично-инверсном порядке. Достигается это тем, что адреса, формирующиеся счетчиком 15, передаютсяна выход коммутатора 8 двоично-инвертированными и сдвинутыми на 1разрядов в сторону младших разрядов. На место. освободившихся старших разрядов подключаются 1 разрядов счетчика стека (фиг. 3). Коммутатор 7 управления (фиг. 4) содержит группу 26 элементов И, группу 27 коммутаторов на два канала, группу 28 элементов ИСКЛЮЧАКЩЕЕ ИЛИ и предназначен дпя формирования адресов операндов при выполнении итерации распаковки, необходимой дляреализации безызбыточного алгоритмаБПФ. По второму входу Ху на первыевходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 28 с второму выхода У 5 блока 14управления подаются сдреса, При выполнении итерации БПФ на вторые входц элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 28 подается сигнал "1", а на управляющие входы коммутаторов на два канала группы 27 - сигнал "Оф. Приэтом осуществляется прямая передача адресов с блока 14 управленияна выход Ут коммутатора, Для формирования адресов операндов при итерациираспаковки, являющейся последней,с третьего выхода У 4 блока 14 управления на первый вход У 6 коммутатора 7, представляющий собой вторые входы элементов И, подеется сигнал"1". Первые входы элементов И группы 26 подключены к инверсным выходам регистра 20 сдвига от (и+1)-го разряда до (и+1)-го. Число элементов И группы.26 равно к . В зависимостиот выбранного формата массивов обработки выделяется старший разряд .адреса, При выполнении итерации распаковки иэ одного адреса формируются два: прямой н дополнительный и осуществляется сдвиг старших разрядовадреса, начиная с (и1)-го до (и)-го в сторону старших разрядов ,на один разряд, Сдвиг осуществляется 1 коммутаторами на два канала, управляющнми сигналами "1", поступающими с выходов группы 26 элементов на управляющие входы коммутаторов на два канала группы 27.Устройство работает следующим об" разом.Цикл работы состоит из двух режимов: режима:. занесения информации в7 ,1124 блок 2 оперативной памяти и режима обработки занесенной информации. Переключение режима работы осуществляется сигналом с выхода триггера 5, который управляет входным коммутатором 1 и коммутатором 6 режима. В начальный момент времени триггер.5 находится в состоянии "О", при этом через вход входного коммутатора 1 к информационному входу блока 2 опера п фтивной памяти подключен первый вход Х устройства, а к адресному входу блока 2 оперативной памяти через вход коммутатора 6 режима - выход. коммутатора 8 управления. По окончании режима занесения информации триггер 5 по второму входу переключается в состояние "1" сигналом с выхода коммутатора 11. При этом к информационному входу блока 2 оперативной памяти через вход входного коммутатора 1 подключается выход арифыетического блока 3, а к адресному входу блока 2 оперативной памяти через вход коммутатора 6 режима выход коммутатора 7; По окончании режима обработки триггер 5 по первому входу устанавливается в исходное состояние сигналом с пятого выхода блока 14 управления. На вход управления блока 2 оперативной памяти через элелемент ИЛИ 10 в режиме занесения информации сигнал управления записью- считыванием подается с блока 13 сравнения кодова в режиме обработки -35 с первого выхода блока 14 управления.Рассмотрим режим занесения инфор-. мации. Объем оперативной памяти постоянен. В зависимости от формата он разбивается на 2подмассивов, в 40 каждый из которых заносится информация одного из входных каналов размер,ностью И/ш, где К - объем оперативной .памяти; ш - число подмассивов. РежимР обработки осуществляется внутри каж дого подмассива. Число обрабатываемых каналов можно увеличить вдвое, используя безызбыточный алгоритм БПФ при обработке действительных последовательностей. В исходном состоянии счетчик 15, счетчик 16 каналов, счетчик 12 стековой памяти обнулены, в блок 9 стековой памяти по третьему входу устрой,ства Х занесены номера обрабатывае мых,каналов. На управляющие входь коммутаторов 8 и 11 подается код, соответствующий формату обрабатывае 324 8мых подмассивов по второму входу Х устройства. На тактовый вход счетчика 15 подаются импульсы синхронизации каналов по четвертому входу Х устройства. С выхода счетчика 16 каналов на один вход блока 13 сравнения кодов поступает код текущего номера каналов. На другой вход блока 13 сравнения кодов с выхода блока 9 стековой памяти поступает код выбранных каналов, записанный предваритель" но. Прн совпадении кодов блок сравнения кодов выдает сигнал, переключающий счетчик 12 стековой памяти в следующее состояние. По этому же сигналу выборка сигнала изданного кана" ла через входной коммутатор 1 заносится в блок 2 оперативной памяти, По спаду сннхроимпульса, сопровождающего выборку последнего канала,. счетчик 15 переключается в следующее состояние. При этом адреса, формируемые счетчиком 15, подаются на вход коммутатора 8. Для выделения сигнала окончания режима занесения используется коммутатор 11. 1 информационных входов коммутатора 11 соединены с к старшими разрядами счетчика 15 соответственно. Управляется коммутатор 11 сигналом формата Х. Сигнал с выхода счетчика 15, соответствующий заполнению всего объема блока 2 оперативной памятй, через коммутатор 11 поступает на вход триггера 5 и устанавливает его в единичное состояние. Устройство переходит в режим обработки. Режим обработки разбивается на два подрежима: подрежим выполнения итераций БПФ и подрежим выполнения итерации распаковки. Число итераций БПФ определяется сигналом формата Х. Выполнение итерации БПФ заключается в последовательном выполнении в арифметическом блоке 3 элементарных операций вида А+В М(, где А и В в . операнды, извлекаемые из блока 2 оперативной памяти; И -экспоненциальный множитель, извлекаемый из блока 4 постоянной памяти. Работа устройства при получении адресов операндов д-й итерации БПФ аналогична прототипу. Двоичный счетчик 17 (фнг. 2), выполненный с отделенным при помощи элемента И первым разрядом от последующих, обнулен сигналом с выхода триггера 5,поступающим по второму входу блока 14 управления (фиг; 1)После выполнения последней итерации БПФ осуществляется итерация распаковки, необходимая для реализации безызбыточного алгоритма БПФ. Для выделения сигнала конца последней итерации БПФ предназначен коммутатор 23 с к+1 информационными входами, которые соединены с +1 ста".шими разрядами регистра 20 сдвига соответственно. Управляется коммутатор 23 сигналом формата Х . После выполнения последней итерации БПФ сигнал "1" с выхода коммутатора 23 поступает на первый вход элемента И-НЕ 24 и разрешает прохождение синхросигнала по второму входу этого элемента с генератора 19. При состоянии синхросигнала " 1" формируются прямые адреса операндов в коммутаторе 7, при состоянии синхросигнала "0" дополнительные коды для выбора второго операнда, которые необходимы для выполнения безызбыточного алгоритма БПФ. Одновременно потенциал "1" с выхода коммутатора 23 подается по входу коммутатора 7 на вторые входы элементов И группы 26 элементов И. В зависимости от сигнала Х 2 переключаются соответствующие коммутаторы на два канала группы 27, при этом происходит распаковка следующего подмассива, Во время выполнения итерации распаковки на вход элемента И-НЕ 25, предназначенного для формирования сигнала окончания итерации распаковки, подается " 1", После проведения итерации распаковки сигнал с выхода двоичного счетчика 17 через элемент И-НЕ 25 по первому входу переключает триггер 5 в. состояние0 " . На этом устройство прекращает работу. 9 11243в регистр 20 сдвига (фиг, 2) . Во всеразряды от 1-го до х-го занесен потенциал "1", а в остальные от (1+1)го до (8+1)-го - потенциал "0". Коммутатор 18 выполнен на базе коммутаторов на три канала. Связи коммутатора 18 с двоичным счетчиком 17 и регистром 20 сдвига организованы следующим образом. Первые информационные входы коммутаторов соединены с 10.выходом первого разряда двоичногосчетчика 17, каждый 3-й разряд двоичного счетчика 17 соединен с вторыминформационным входом 3-го коммутатора, каждый третий информационный 15вход 3-го коммутатора соединен сЦ+1)-м разрядом двоичного счетчика.Управляющие входы-го коммутаторасоединены с выходом 1 -го и (1+1)-горазряда регистра 20 сдвига. При пода че на управляющие входы коммутаторовдвух потенциалов "0" на выход 1 -гокоммутатора передается информацияс второго информационного входа,при подаче потенциалов "0" и " 1" - 25информация с первого. информационноговхода, при подаче потенциалов "1"," 1" - информация с третьего входа.На счетный вход двоичного счетчика17 с генератора 19. тактовых импульсов поступают импульсы обращенияк блоку 2 оперативной памяти. Сигналс второго выхода двоичного счетчика17, представляющий.собой выход стар.шего .разряда,счетчика, сдвигает потенциал п 1" в регистре 20 сдвига всторону старших разрядов после выполнения очередной итерации БПФ,Для реализации алгоритма БПФ с замещением на вход элемента И, отделяющего младший разряд двоичного счетчика 17 от старших, с генератора 19подается сигнал "Ввод-вывод". При1потенциале "0" сигнала "Вывод" эле"мент И блокирует перенос информации,во второй разряд двоичного счетчика 17, при этом на выходе коммутатораформируются адреса операндов,выбираемых из блока 2 оперативнойпамяти. При потенциале "1" сигнала 5 О"Ввод" элемент И разрешает йереносинформации с младшего разряда двоичного счетчика 17 в следующий разряд.При этом на выходе коммутатора 7формируются адреса занесения результатов вычислений итераций БПФ, кото. рые совпадают с адресами выбранныхоперандов . 24 10Одновременно с формированием адресов операцдов, выбираемых из блока 2 оперативной памяти,.формируются и адреса для выбора коэффициентов иэ блока 4 постояннойпамяти. Для этого предназначен накапливающий сумматор, реализованный на сумматоре 21 и регистре 22 хранения. Предлагаемое устройство позволяет расширить область применения при обработке множества сигналов с неизвестным временем существования за счет воэможности изменения числа обрабатываемых каналов и размерности.(11 1массивов обрабатываемых выборок сиг.иалов. Примером такой обработкиможет служить получение спектральных 124324 12характеристик при наличии движущегосяисточника шума по лучам диаграммынаправленности антенной решетки.1124324 Составитель А.БараноРедактор Л.Алексеенко Техред А.Бабинец Корректор В.Гирняк аказ 828 9 Тираж 698ИИПИ Государственного комитета СССпо делам изобретений и открытий5, Москва, Ж, Раушская наб.,одписное 1303 нт ул. Проектная, 4 илиал ППП о