Устройство для сопряжения двух вычислительных машин

Союз СоветскихСоциалистическихРеспублии ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 922716(51)М. Кл. с присоединением заттвкн М(23)ПриоритетС 06 Г 3/04 Гоеудараееиые кемнтет СССР ае делам иаебретение н открытейОпубликовано 23,04.82. Бюллетень Рй 15 Дата опубликования описания 23.04. 82(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ ВЫЧИСЛИТЕЛЬНЫХ МАШИНИзобретение относится к вычислительной технике и может найти применение в вычислительных системах.Известны устройства для сопряжения двух ЭВИ, содержащие блоки электрического согласования первой и второй ЭВИ, блок управления, блок Формирования команд, блок хранения команд, блок синхронизации, входной и выходной коммутаторы и блок регистров 11.Недостаток этих устройств - большие аппаратурные затраты.Наиболее близким к изобретению по технической сущности является уст-. ройство для сопряжения двух ЭВИ, содержащее интерфейсный блок, включающий два информационных регистра, узел синхронизации, узел Формирова,Е ния,сигнала готовности, блок контроля обмена, первый элемент ИЛИ, согласующий блок, включающий выходнойкоммутатор, регистр состояния, регистр команд, узел управления, чзел 2формирования адреса, узел Фиксациисостояния обмена, причем первый информационный вход устройства соединен с входом первого информационногорегистра, выход которого через выходной коммутатор соединен с первым информационным выходом устройства,первый вход узла готовности соединен с первым выходом узла управления,второй выход которого соединен с топервым входом регистра состояния,второй вход узла готовности и управляющий вход первого информационногорегистра соединены с выходами узласинхронизации, второй информационный 15вход устройства соединен церез второй информационный регистр с вторыминформационным выходом устройства ичерез. узел Формирования адреса с 10входом коммутатора 21. Недостаток данного устройства - большие аппаратурные затраты и низкая надежность, обусловленная отсут9227ствием возможности контроля тракта передачи информации.Цель изобретения - сокращение аппаратурных затрат и повышение надежности устройства.Поставленная цель достигаетсятем, что в устройство, содержащеедва интерфейсных блока, каждый иэкоторых содержит информационный регистр, триггер готовности и узелФормирования управляющих сигналов,причем информационный вход информационного регистра и первый входтриггера готовности первого интерФейсного блока подключены соответственно к первым информационному входуи входу готовности устройства, управляющий вход информационного регистра и второй вход триггера готов" ности первого интерфейсного блока соединены с первым выходом узла Формирования управляющик сигналов первого блока, первый и второй входы которого являются соответственно первыми адреснйм и управляющим входами устройства, вход информационного регистра второго интерфейсного блока является вторым инФормационным входом устройства, а первый и второй выходы соответственно соединены с первым и вторым входами выходного коммутатора второго интерфейсного блока выходы которого соединены с первым информационным выходом устройства, первый вход триггера готовности второго ин терфейсного блока и третий вход триггера готовности первого интерфейсно" го блока подключены соответственно к первому и второму выходам узла фор-мирования управляющих сигналов второ О го интерфейсного блока, третий выход и первый и второй входы которого являются соответственно первым выходом прерывания устройства и вторыми адресным и управляющим входами уст" 45 ройства, введены в первый интерфейсный блок выходной коммутатор и коммутатор контроля, а во второй интер фейсный блок - коммутатор контроля, причем первый и второй выходы инфор О мационного регистра первого интерфейсного блока соединены соответственно с первыми и вторыми. входами выходного коммутатора и коммутатора контроля интерфейсного блока, третьи входы 55 которых соединены соответственно с первым и вторым выходами триггера го товности первого интерфейсного блока,164первый выход узла Формирования управляющих сигналов второго интерфейсного блока соединен с управляющим входом информационного регистра второго интерфейсного блока, первый и второй выходы которого подключены соответственно к первому и второму входам коммутатора контроля второго интерфейсного блока, третий, четвертый и пятый входы которого соедийены соответственно с первым выходом триггера готовности и четвертым и пятым выходами узла формирования управляю" щих сигналов второго интерфейсного блока, шестой и седьмой выходы которого подключены соответственно к четвертому и пятому входам выходного коммутатора и первого интерфейсного блока, выходы которого и выходы коммутатора контроля первого интерфейсного блока соединены с вторым информационным выходом устройства, второй и третий входы триггера готовности второго интерфейсного блока соединены соответственно с вторым входом готовности устройства и вторым выходом узла Формирования управляющих сигналов интерфейсного блока, третий выход которого подключен к второму выходу прерывания устройства, четвертый, пятый, шестой и седьмой выходы - соответственно к четвертому и пятому входам коммутатора контроля первого интерфейсного блока и четвертому и пятому входам выходного коммутатора второго интерфейсного блока, выходы коммутатора контроля первого интерфейсного блока соединены с первым информационным выходом устройства, а также тем, что узел формирования управляющих сигналов содержит два дешифратора, переключатель адреса и триггер прерывания, причем вход первого дешифратора соединен через переключатель адреса с первым входом узла, а выход - с первым входом второго дешифратора, первый-шестой выходы которого являются соответственно первым, вторым, четвертым, пятым, шестым и седьмым выходами узла, второй вход соединен с вторым .входом узла, а первый выходс первым входом триггера прерывания, выход и второй вход которого соединены соответственно с третьим выходом и вторым входом узла.На фиг:1 представлена блок-"схема устройства; на фиг.2 - функциональ92275ная схема узла формирования. управляющих сигналов.Устройство содержит (Фиг. 1) первый и второй интерфейсные блоки 1 и 2, каждый из которых включает комму татор 3 контроля и выходной коммута-, тор 4, управляющий вход 5 устройства, выход 6 прерывания, узел 7 Формирования управляющих сигналов, инФормационный регистр 8, триггер 9 0 готовности. Коммутаторы 3 контроля и выходные коммутаторы 4 состоят из первых и вторых коммутаторов 10 и 11 и первых и вторых групп 12 и 13 элементов И, Позициями 14-20 обозначе ны четвертый, первый, пятый, шестой, седьмой, второй и третий выходы узла 7 Формирования управляющих. сигналов.На фиг.1 показаны информационные выходы 21 и входы 22, входы 23 готов ности и адресные входы 24.Узел 7 формирования управляющих сигналов содержит (фиг.2) дешифраторы 25 и 26, переключатель 27 адреса, включающий, например, контактные 25 гнезда 28 и элементы НЕ 29, и триггер 30 прерывания.Входы и выходы первого интерфейсного блока 1 соединены с первой вычислительной машиной.(ВМ) 31, входы 30 и выходы второго интерфейсного блока 2 - с второй ВМ 32Узлы 7 формирования управляющихсигналов предназначены для формиро 35вания сигналов управления устройствапо управляющим словам ВМ.Информационные регистры 8 предназначены для временного храненияпередаваемой информации собственныхВМ. С помощью коммутаторов 3 и 4 осуществляется выдача слова информациии сигналов готовности на информационные шины выходов 21 ВМ 31 и 32Триггеры 9 .предназначены для "информации" ВМ .о наличии слова информации, предназначенного для передачи,в информационном регистре 8.Обмен информацией между комплексами осуществляется программно в режиме50последовательного опроса или по прерываниям,В режиме последовательного опросаустройство работает следующим образом.Пусть ВМ 31 необходимо передать55слово информации в ВМ 32. Управляющаяпрограмма ВМ 31.на некотором шаге опроса внешних устройств (ВУ) Формируеткод управляющего слова (УСК) устрой" 16 6ства "Чтение состояния" (ЧТС) на входе 24 и код адреса на входе 5.Адрес УСК задается на этапе проектирования двухмашинного комплекса иФормируется путем запайки перемычекв гнезде 28 узлов 7, так что на входдешифратора 25 подается либо прямое,либо инверсное значение сигнала, поступающего по цепям входа 5. По кодуадреса УСК формируется сигнал "ОпросПД" (следует отметить, что код адреса УСК на входе 5 ВМ "удерживает"столько, сколько необходимо для выполнения всех операций по приему илипередаче слова информации, поступающей на вход дешифратора 26 ) и приналичии кода ЧТС формируется на выходе 24 сигнал опроса состояния первого выхода триггера 9 готовности(в начальном состоянии первый выходтриггера готовности находится в состоянии логического "О", а второй выход - в состоянии логической "1")Анализируя состояния первого выхода триггера 9 готовности (логический "0"), ВМ 31 выставляет на входе22 устройства слово информации, предназначенное для передачи в ВМ 32, и формирует последовательно на управляющем входе 24 коды управляющих слов "Ввод"вывод информации" (ВВИ) и "Смена состояния" (СС)По ВВИ узел 7 формирует на выходе16 сигнал, подключающий выходы информационного регистра 8 через коммутатор 3 контроля на выход 21Код СС (при наличии разрешения сформированного сигнала на выходе 14) Формирует на выходе 15 сигнал записи в информационный регистр 8 данных, поступающих на его входы по входу 22, и инициирует смену состояния выходов триггера 9 (первый выход устанавливается в состояние логической "1", а второй выход - в состояние логического "0").1Наличие на выходах дешифратора 26 двух сигналов (выход 15 и выход 16) обусловлено тем, что сигнал на выходе 16 Формируется, например, по первым двум разрядам кода управляющего слова, поступающего по входу 2 1, а сигнал на выходе 15 - при изменении, например, третьего разряда кода.Таким образом, через открытые группы 12 элементов И данные с выхода информационного регистра 8 выводятся на информационный выход 21 ВМ 31,16 формула. изобретения 7 9227предоставляя тем самым возможностьВМ 31 осуществить проверку функционирования узлов устройства и информационного тракта. Уонтролю не подвергается только выходной коммутатор4, работоспособность которого можнопроверить в режиме обмена одной итой, же информацией между ВМ 31 и ВМ32 по соответствующей программе.ВМ 32, работая в режиме последовательного опроса, опрашивает состояние триггера 9 готовности первогоинтерфейсного блока 2, формируя сигнал опроса на выходе 18 и подключаявторой выход триггера 9 готовности 15через коммутатор 11 к входу 2 1. Приналичии на парной цепи входа 21 потенциалалогического "0", указываю" щего на наличие информации в информационном регистре 8 интерфейсного 20 блока 2, предназначенной для передачи в ВМ 32, программа этой ВМ формирует на адресном входе 25 последовательно коды ВВИ и СС (следует отмечто код ВВИ состоит из двух 25 кодовых комбинаций "Ввод информации" и "Выход информации" и включает в себя состояния цепей "Опрос ПД" и "Опрос ПМ", формируемых на выходах дешифратора 25) По коду ВВИ и при зо наличии сигнала "Опрос ПМ" осуществляется подключение выхода информационного регистра 8 в интерфейсном блоке 2 через выходной коммутатор 4 на выход 2 1 (информационный вход ВМ 32)Таким образом, осуществляется передача слова информации из ВМ 31 в ВМ 32. По коду СС на выходе 19 узла 7 интерфейсного блока 2 формируется 40 сигнал установки триггера 9 готовности интерфейсного блока 1 в начальное состояние, т.е. информационный регистр 8 интерфейсного блока 2 готов к приему следующего слова инфор мации. Обмен информацией из ВМ 32 в ВМ 31 осуществляется аналогичным образом, а так как ВМ связаны двумя независимыми информационными шинами, то обмен информацией между .ними осу 50 ществляется асинхронно. При работе комплексов в режимепрерываний по управляющему слову ССизменяется состояние выхода тригге-ров 30, и по цепям прерывания входов6 формируются сигналы прерываний впротивоположные ВМ. По наличию этихсигналов программа ВМ 3 1 или ВМ 32 осуществляет выборку информации из информационного регистра интерфейсных блоков 2 или 1 соответственно.Возможен также обмен информацией при смешанном режиме работы Вй,т,е. одна ВМ работает в режиме последовательно опроса, а другая - в режиме прерываний.Такая гибкость режимов в организации работы комплексов по обмену информацией позволяет в зависимости от загрузки ВМ важности информации и времени, отведенного на обмен, изменять режим работы, используя наиболее оптимальные из них. Таким образом, предлагаемое устройство по сравнению с известным обеспечивает сокращение оборудования и простую организацию обмена информацией между ВМ с возможностью контроля оборудования без уменьшения быстродействия устройства, что позволяет быстро обнаружить и устранить неисправность, т.е. уменьшить время восстановления. 1Устройство для сопряжения двух вычислительных машин, содержащее два интерфейсных блока, каждый из которых содержит информационный регистр, триггер готовности и узел формирования управляющих сигналов, причем информационный вход информационного регистра и первый вход триггера го-товности первого интерфейсного блока подключены соответственно к первым информационному входу и входу готовности устройства, управляющий вход информационного регистра и второй вход триггера готовности первого интерфейсного блока соединены с первым выходом узла формирования управляющих сигналов первого интерфейсного блока, первый и второй входы которого являются соответственно первыми адресным и управляющим входамй устройства, вход информационного регистра второго интерфейсного блока является вторым информационным входом устройства, а первый и второй выходы соответственно соединены с первым и вторым входами выходного коммутатора второго интерфейсного блока, выходы которого соединены с первым информационнцм выходом устройства, первый вход триггера92271 35 готовности второго интерфейсного бло"ка и третий вход триггера готовностипервого интерфейсного блока подключены соответственно к первому и второму выходам узла Формирования управ"ляющих сигналов второго интерфейсного блока, тертий выход и первый ивторой входы которого являются соответственно.первым выходои прерыванияустройства и вторыми адресным и уп" 1 Оравляющим входами устройства, о тл и ч а ю щ е е с я тем, что, сцелью сокращения аппаратурных затрат,в первый интерфейсный блок введенывыходной коммутатор и. коммутатор 15контроля, а во второй интерфейсныйблок - коммутатор контроля, причемпервый и второй выходы информационного регистра первого интерфейсногоблока соединены соответственно с . 20первыми и вторыми входами выходногокоммутатора и. коммутатора контроляпервого интерфейсного блока, третьивходы которых соединены соответственно с первым и вторым выходами триггера готовности первого интерфейсного блока, первый выход узла Формирования управляющих сигналов второгоинтерфейсного блока соединен с управляющим входом информационного ре- зогистра второгоинтерфейсного блока,первый и второй выходы которогоподключены соответственно к первомуи второму входам коммутатора контроля второго интерфейсного блока,третий, четвертый и пятый входы которого соединены соответственно спервым выходом триггера готовностии четвертым и пятым выходами узлаформирования сигналов второго ин Отерфейсного блока, шестой и седьмойвыходы которого подключены соответственно к четвертому и пятому входамвыходного коммутатора первого интерфейсного блока, выходы которого ивыходы коммутатора контроля первого 610интерфейсного блока соединены с вторым информационным выходом устройства, второй и третий входы триггераготовности второго интерфейсногоблока соединены соответственно свторым входом готовности устройстваи вторым выходом узла Формированияуправляющих сигналов первого интерфейсного блока, третий выход которого подключен к второму выходу прерывания устройства, четвертый, пятый,шестой и седьиой выходИ - соответственно к четвертому и пятому входамкоммутатора контроля первого интерфейсного блока и четвертому й пятому .входам выходного коммутатора второгоинтерфейсного блока, выходы коммутатора контроля первого интерфейсногоблока соединены с первым информационным выходои устройства.2. Устройство по и, 1, о т л ич а ю щ е е с я тем, что узел Формирования управляющих сигналов содержитдва дешифратора, переключатель адреса и триггер прерывания, причем входпервого дешифратора соединен черезпереключатель адреса с первым входои узла,а выход - с первым входом второгодешифратора, первый-шестой выходы которого являются соответственно первым, вторым, четвертым, пятым, шестым и седьмым выходаии узла, второйвход соединен с вторым входом узла,а первый выход .- с первым входоитриггера прерывания, выход и второйвход которого соединены соответственно с третьим выходом и вторым входомузла,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРИ 628482, кл. 6 06 Г 3/04, 1975.2. Авторское свидетельство СССРпо заявке М 2661015/18-2,кл, 6 06 Г 3/04, 1978 (прототип)Зака Филиал П 1 П "Патен 81/63 Тираж 732ВНИИПИ Государствепо делам изобрете113035, Москва, ЖПодписнного комитета СССРий и открытий5, Ра ушская наб., д.4/5 огород, ул.Проектная,