Адаптивная система передачи дискретных сообщений

Номер патента: 1497755

Авторы: Виноградов, Семенюта

ZIP архив

Текст

3 149Система работает следующим образцм.В начале каждого сеанса связи адаптивная система передачи дискретных сообщений устанавливается в режим начального фазирования. В режиме начального фазирования передающая сторона передает приемной стороне информацию об используемой для передачи поступившего на вход системы сообщейия длине кода, устанавливается синхронность и синфазность работы приемной и передающей сторон, С этой целью в адаптивную систему передачи дискретных сообщений введено два типа фазирующих комбинаций, фазирующая комбинация со служебным признаком 0101 означает, что в системе будетФиспользоваться длина блока, равная 260 бит, фазирующая комбинация со служебным признаком 1111 означает, что в системе будет использоваться длина кода, равная 132 бит. Длину кода и вид комбинации феэирования, используемой в течение передачи сообщения, определяет блок 11 выбора длины кода.В передающей части в режиме начального фазирования иэ блока 7 фаэирования во входной регистр (не показан) блока 1 управления вводом данных записывается соответствунзций выбранной длине кода служебный признак сигнала синхронизации, который через кодер 2 поступает в прямой канал связиеКодирование заключается в получении остатка от деления двоичного числа (признака сигнала синхронизации) на образующий полином цикличес- ф ко 1 о кода. Остаток состоит из шестнадцати символов, которые передаются вслед за делимым числом в модем (не показан) и представляет собой комбинацию синхронизации.В режиме начального фазирования состояние обратного канала не контролируется. После передачи сигнала синхронизации передаюш=.я сторона переходит в режим передачи данных, От оконечного оборудования данных (ООД) (не покаано) поступают два блока данны"., которые передаются в канал связи и вводятся в блок 3 памяти. На приемной стороне в режиме начального фазирования осуществляется7755 1 О 20 25 30в режим передачи данных. 55 35 0 45 50 поиск фазирующей комбинации, определяющей длину кода для передачи поступившего на вход системы сообщения.Для этого на приемной стороне в режиме начального фазироуания декодер15 работает как сдвиговый ретистр,на вход которого поступают данныеФиз пятого канала. К выходам триггеров (не показаны) декодера 15 подсоединены дешифраторы комбинаций фазирования (не показаны) блока 19 фазирования,Так как приемная сторона устанЬлена в режим фазирования, то блокиданных, поступающие с передающейстороны, не принимаются, в результате чего по обратному каналу непрерывно передается сигнал Запрос",При этом осуществляется непрерывноеповторение данных с циклом повторения два блока из блока 3 памяти ипроизводится подсчет "запросов , принимаемых с обратного канала,Сосчитав девять "запросов"., передающая сторона переходит в режимпромежуточного фазирования и передает в канал сигнал синхронизации поочередно с первым блоком данных дотех пор, пока по обратному каналу сприемной стороны не поступит сигнал"Подтверждение",На приемной стороне при появлении сигнала на каком-либо одном из двух дешифраторов фазирования (не показаны) блока 19 фазирования формирователь 20 тактовых импульсов устанавливается в исходное состояние, в результате чего приемная сторона настраивается на работу с кодом, длина которого определяется сигналом на выходе сработавшего дешифратора фазирования (Йе показан) блока 19 фазирования. По обратному каналу подается сигнал Подтверждение (состояние пОп), в результате чего приемная сторона переходит в режим приеема данных, но цикл работы остается равным длительности двадцати символов. Приняв с приемной стороны по обратному каналу сигнал "Подтвержде - ние , передающая сторона переходит После того, как принят служебный признак блока 1, следующий за правильно принятой комбинацией синхронизации, приемная сторона переключается на цикл работы, рави 1 и ллитель 14977556ности блока, содержащего 60 (132)символов. Если признак блока Л небудет принят в течение восьми циклов,то приемная сторона возвращается врежим фазирования.Режим передачи (приема) данных.Блоки данных передаются непрерывно, Каждому блоку присваивается служебный признак. Первому передаваемому после выхода из начального фазирования блока присваивается признакблока А, всем последующим - признакиблоков В, С, А, В, С, А соответственно, Такая последовательностьпризнаков исключает потерю или двукратный прием блоков приемной стороной при возмущениях в канале связиво всех режимах работы системы,При вводе данные записываются вовходной регистр (не показаны) блока1 управления вводом данных по сигналу "Данные установлены" от ООД, Сигнал иСинхронизация вводаи (длительность 830 мкс), означает, что знакданных принят передатчиком и ООД может устанавливать на выходных шинахследуюций знак.Данные из модема (не показан) поступают в декодер 15 и одновременново входной регистр 12, В декодере 15проверяется правильность принятогоблока данных. Для этого полином данных делится на полином Р(х) = х ++ х"+ х + 1. Если остаток от деления равен нулю, то предполагается,что данные приняты правильно, и пообратному каналу передается сигнал"Подтверждение" (состояние "О"). Впротивном случае декодер 15 формирует сигнал "Ошибка" и по обратномуканалу передается сигнал "Запрос"(состояние "1"), Сигнал "Ошибка" запрецает вывод данных в ООД,Режим повторения блока данных.Все данные (включая служебныйпризнак блока), передаваемые в модем(не показан) записываются в блок 3памяти и хранятся до получения сигнала "Подтверждение" по обратномуканалу,В случае непоступления сигнала"Подтверждение" на переданный блокпрекращается формирование циклических признаков датчика 4 номера блокаданных, в результате чего инвертируется шесть последних символов остатка блока, следующего за блоком,на который не поступил сигнал"Под 5 10 15 20 25 30 35 40 45 Режим "Конец передачиВ режим Конец передачин передающая сторона переходит при снятии сигнала "Запрос передачи" от ООД. При этом ввод данных прекращается, Передав последний блок данных, поступивших на ООД до снятия сигнала Запрос передачи , передающая сторона начинает формировать блоки служебных признаков "Конец передачи"заполненные комбинацией синхронизации, После поступления сигнала "Под 50 55 тверждение", и блок не принимается приемной стороной, а в модем (не показан) передаются два блока данных из блока 3 памяти.Принятый сигнал "Подтверждение" восстанавливает ввод данных от ООД. Датчиком 4 номера блока данных во входной регистр (не показан) управления вводом данных записывается очередной циклический признак блока.Режим промежуточного фазирования, Если на девять подряд переданных блоков получен сигнал "Запрос", то переданная сторона переходит в режим промежуточного фазирования, Этот режим отличается от режима начального фазирования следующим. Блок данных, следующий за сигналом синхронизации, считывается из блока 3 памяти вместес прежним циклическим признаком.Сигнал синхронизации у блок данныхповторяются передааце 1 р стороной дополучения сигнала ПодтверждениеПо сигналу Подтверждение передающая сторона возвращается в режим передачи данных, а из блока 3 памятисчитывается второй блок данныхРежим фазирования на приемнойстороне устанавливается в процессеработы, если в восьми блоках подрядобнаружена ошибка или четыре разаподряд производится повторение блокаданных (происходит чередование блокас ошибкой и блока без ошибки в течение восьми циклов)Распределитель 35 перестраиваетсяна цикл работы, равный длине блока,содержащего данные (260 или 132 символа), после того, как за правильнопринятой комбинацией синхронизациипринят какой-либо служебный признакблока. Если служебный признак непринят в течение восьми циклов, топриемная сторона возвращается в режим фазирования, 1497755тверждение" на такой блок формирователь 10 сигналов обмена снимает сигнал Запрос передачи" в сторону модема (не показан).Блок 11 выбора длины кода работает следукщим образом.,При передаче поступившего на входсистемы очередного сообщения на входсуммирующего счетчика 23 через открытый, элемент И 21 поступают импульсы, соответствущцие очередному поступившему в систему знаку. В счетчике 23 подсчитывается число поступивших в систему информационных бит.На вход суммирующего счетчика 24 через открытый элемент И 22 поступают импульсы, каждый из которых соответствует очередмому переданному В прямой канал биту. Счетчик 24 накапливает суммарное количество всех бит,Фпередающихся в канал связи. При обр аз ов анни в системе сигнала КПсигнализирующего о том, что источник сообщення закончил передачу, .триггер 33 устанавливается в нулевое состояние и запускается на один цикл распределитель 35. На первые входы элементов И 2 1 и 22 поступает нулевой сигнал, что обуславливает окончание процесса подсчета числа бит в счетчиках 23 и 24. Сигналом на четвертом выходе распределителя 35 запускается узел 25 деленияНа его выходе появляется значение относительной скорости за текущий сеанс связи. Сигнал с третьего выхода распределителя 35 поступает на первый (информационный) вход коммутатора 28, откуда (в зави,симости от сигнала на инверсном выходе триггера 32) поступает на второй (управляющий) вход регистров 26 ипи 27. По этому сигналу в один из регистров 26 или 27 (в зависимости от использованной длины кода) записывается значение текущей относительной скорости передачи. По сигналу на втором выходе распределителя 35 генератор 30 случайны" импульсов Вырабатывает на основном выходе импульс с заранее заданной вероятностью р, а узел 29 сравнения производит сравнение чисел, поступакщих свыходов регистров 26 и 27, Единичный сигнал но единичном выходе узла 29 сравнения означает, что число в регистре 26 больше или равно числу в регистре 27. По сигналу на первом е выходе распределителя 35 триггер 32устанавливается в положение, соответствующее выбранной длине (единичное состояние - выбранная длина кодаравна 132 бит, нулевое - 260 бит).По сигналу на пятом выходе распределителя 35 сбрасывается триггер 33, врезультате чего счетчики 23 и 24 устанавливаются в исходное состояние.фор мул а изобретения 1, Адаптивная система передачи одискретных сообщений, содержащая на 15 передающей стороне блок памяти, выход которого соединен с первым входом блока управления вводом данных,первый выход которого соединен с перВым ВхОДОм блока памяти 4 Второй ВХОД о которого подключен к первому выходудатчика номера блока данных и к пер-,вому выходу блока управления памятью,второй выход которого соединен стретьим входом блока памяти, с пер,5 вым входом блока фаэирования, с вы -ходом формирователя тактовых импульсов, с первым входом кодера, с вторым входом блока управления вводомданных и с входом датчика номераблока данных, второй выход которогоподключен к третьему входу блока управления вводом данных, четвертыйвход которого подключен к первомувыходу формирователя сигналов обменаи к пеРвому входу анализатора сигналов обратного канала, выход которогосоединен с вторым входом блока фазирования и с вторым, входом кодера,третий вход которого подключен к вто Рому выходУ блока управления вводомданных, пятый вход которого подключен к входу блока управления памятьюи к первому вьйсоду блока фазирования,второй выход которого соединен с 45 первым входом формирователя тактовыхимпульсов и с первым входом формирователя сигналов обмена, второй выходкоторого соединен с первым входом гпульта управления и сигнализации,второй вход котооого подключен к третьему выходу блока управления вводомданных, при этом первый выход пультауправления и сигнализации соединен сфвторым входом формирователя сигналовобмена, третийвход р третий выходкоторого являются соответственно первым управляющим входом и первым управляющим выходом передающей стороны, тактовым входом которой являетсявторой вход формирователя тактовых импульсов, второй вход анализатора сигналов обратного канала является вторым управляющим входом передающей5 стороны, сигнальными входами которой являются шестой и седьмой входы блока управления вводом данных, четвертый выход которого является первым сигнальным выходом передающей стороны, вторым сигнальным выходом которой является выход кодера, второй выход пульта управления и сигнализации является вторым управляющим выходом передающей стороны, третьим 15 управляющим входом которой является третий вход пульта управления и сигнализации, а на приемной стороне входной регистр, первый выход которого соединен с первым входом блока памяти, второй вход которого подклю, чен к первому выходу формирователя тактовых импульсов, второй выход которого соединен с первым входом входного регистра, второй выход которого 25 через дешифратор служебных признаков подключен к первому входу формирователя сигналов обмена, второй вход которого подключен к первому выходу декодера, второй выход которого соединен с входом блока фазирования, первый выход которого соединен с первым входом формирователя тактовых импульсов, третий выход которого соединен с первым входом формирователя сигналов обр,гного канала, второй вход которого подключен к второму выходу блока фазирования, выходной регистр, вход которого подключен к выходу блока памяти, четвертый выход формирова" теля тактовых импульсов соединен с третьим входом формирователя сигналов обмена, третий вход формирователя сигиаЛов обратного канала соединен с третьим выходом декодера, вход кото рого подключен к второму входу входного регистра и является сигнальным входом приемной стороны, сигнальным выходом которой является выход выходного регистра, второй вход формирова 50 теля тактовых импульсов является тактовым входом приемной стороны, управляющим входом которой является четвертый вход формирователя сигналов обмена, выход которого является первым управляющим выходом приемной сто 55 роны, вторым управляющим выходом которой является выход формирователя сигналов обратного канапа, о т л и -ч а ю щ а я с я тем, что, с целью увеличения пропускной способности, на передающей стороне введен блок выбора длины кода, первый вход которого соединен с восьмым входом блока управления вводом данных, четвертый, пятый и вестой выходы которого соединены соответственно с первым, вторым и третьим входами блока выборки длины кода, второй выход которого подключен к третьему входу формирователя тактовых импульсов, а на приемной стороне четвертый выход декодера соединен с третьим входом формирователя тактовых импульсов.2, Система по и. 1, о т л и ч а ющ а я с я тем, что блок выбора длины кода содержит усилитель мощности, два триггера, логический узел, узел сравнения, генератор случайных импульсов, коммутатор, два регистра, распределитель, узел деления, два суммирукщих счетчика и первый и второй элементы И, выходы которых соединены с первыми входами соответственно первого и вто рого суммирующих счетчиков, выходы которых подключены соответственно к первому и второму входам узла деления, выход которого соединен с первыми входами первого и второго регистров, выходы которых, подключены соответственно к первому и второму входам узла сравнения, единичный и инверсный выходы которого соединены соответственно с первым и вторым входами логического узла, первый и второй, выходы которого подключены соответственно к Я-входу и Е-входу первого триггера, С-вход которого соединен с первым выходом распределителя, второй выход которого соединен с третьим входом узла сравнения и с входом генератора случайных импульсов, единичный и инверсный выходы которого соединены соответственно с третьим и четвертым входами логического узла, первые входы первого и второго элементов И подключены к выходу. второго триггера, К-вход которого соединен с входом распределителя, третий выход которого подключен к первому входу коммутатора, первый и второй выходы которого соединены с вторыми входами соответственно первого и второго регистров, вторые входы пер- вого и второго суммируницих счетчиков подключены к Я-входу второго триггера и к пятому. выходу распределителя,12 1497755 триггера. Фие. 2 четвертый выход которого соединен с третьим входом узла деления, второй вход коммутатора соединен с инверсным выходом первого триггера и с входом усилителя мощности, выход которого является вторым выходом блока выбора длины кода, первым выходом которого является единичный выходпервого триггера, первым, вторым итретьим входами блока выбора длиныкода являются соответственно второйвход первого элемента И, второй входвторого элемента И и К-вход второго1497755 Составитель О. ГеллерРедактор А,Ревин Техред Л.Олийнык Корректор А.Коэори НТ СССР роиэводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 Заказ 4458/56 Тираж 626 ВНИИПИ Государственного комитета и 113035, Москва, Ж эобрете Раушск Подписное ям и открытиям при наб., д. 4/5

Смотреть

Заявка

4161049, 15.12.1986

ЛЕНИНГРАДСКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ ИМ. М. А. БОНЧ БРУЕВИЧА

ВИНОГРАДОВ РОСТИСЛАВ ИВАНОВИЧ, СЕМЕНЮТА АНДРЕЙ НИКОЛАЕВИЧ

МПК / Метки

МПК: H04L 11/20

Метки: адаптивная, дискретных, передачи, сообщений

Опубликовано: 30.07.1989

Код ссылки

<a href="https://patents.su/7-1497755-adaptivnaya-sistema-peredachi-diskretnykh-soobshhenijj.html" target="_blank" rel="follow" title="База патентов СССР">Адаптивная система передачи дискретных сообщений</a>

Похожие патенты