Аналого-цифровой интегратор

Со оз Советских Социалистических Республик(22) Заявлено 180978 (21) 2682896/18-24с присоединением заявки Ий(51) М. Кл.з 6 06 6 7/186 Государственный комитет СССР оо делам изобретений и открытий(54) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР Изобретение относится к автомати= ке и вычислительной технике и предназначено для формирования напряжения, пропорционального интегралу от входного сигнала. Оно может использоваться в системах автоматического управления различных технологических процессов и объектов когда требуются большие постоянные интегрирования. 10Известны устройства для интегрирования, содержащие последовательно включенные. преобразователь напряжение - частота, реверсивный счетчик импульсов и цифроаналоговый преобразователь. Эти устройства, работающие. 15 по принципу квантования интеграла входного сигнала и последующего запоминания числа квантов в реверсивном счетчике импульсов, позволяют получать большие постоянные интегриро О вания при малых емкостях интегрирую" щего конденсатора 13.Однако они имеют низкую помехоустойчивость, так как сбои счетчика под действием различного рода помех 25 вызывают разрушение информации, накопленной интегратором, что во многих случаях недопустимо.Наиболее близким по технической .сущности к предлагаемому является аналого-цифровой интегратор, в котором устраняются указанные недостатки путем введения канала восстановления информации, выполненного на ос-. нове блока аналоговой памяти и блока сравнения. Устройство содержит последовательно включенные входной резистор,.аналоговый интегратор с цепью сброса, компаратор, реверсивный счетчик импульсов, цифроаналоговый преобразователь, блок аналоговой. памяти и блок сравнения, другой вход которого подключен к выходу цифроаналогового преобразователя, а выход соединен с дополнительным входом аналогового интегратора 21 .Однако в данном устройстве при длительном воздействии входного сигнала одного знака происходит перепол-. нение реверсивного счетчика импульсов в результате чего нарушается нормальная работа интегратора. Для исключения переполнения счет чика аналого-цифровой интегратор должен содержать контур ограничения.Применение для этих целей простых схем ограничения на диодах, ст-.били- тронах или транзисторах связано с сокращением диапазона выходного сиг 805345нала интегратора и снижением еготочностиПрименение для двухстороннегоограничения двух операционных усили"телей с соответствующими цепями частотной коррекции, задания входныхтоков и коэффициентов усиления ведет к усложнению интегратора, а наличие квантования по уровню в аналогоциФровых интеграторах приводит к возникновению автоколебаний при охвате такого интегратора глубокой отрицательной ббратной связью через схемы ограничения,. Необходимость уменьшения амплитуды автоколебаний требует специальных мер, усложняющих устройство в целом. 15Наконец, во многих случаях, например, при использовании аналого-цифровых интеграторов в программно-временных устройствах возникает необходимость автоматического перехода на 2 О новый уровень ограничения с постоянной скоростью, не зависящей от входного сигнала, Известные аналого-цифровые интеграторы не Обеспечивают такой режим работы, что ограничивает их Функциональные возможности.Цель изобретения - повышение точности интегрирования и упрощение интегратора.Для достижения поставленной цели ЗО в аналого-цифровой интегратор, содер,жащий последовательно соединенные интегрирующий усилитель, компаратор, управляемый делитель частоты, реверсивный счетчик импульсоэ, цифроаналоговый преобразователь, блок памятен и блок сравнения, другой вход которого подключен к выходу цифроаналогового преобразователя, а выход - к управляющему входу блока памяти и к суммирующему входу интегрирующего 40 усилителя, и блок ограничения, вход которого соединен с выходом цифроаналогового преобразователя, введены нелинейный элемент, токозадающий блок, инвертор, элемент ИЛИ и пере ключатель, сигнальные входы которого соединены соответственно с первым выходом и через токозадающий блок - со вторым выходом блока ограничения, соединенным со входом нелинейного щ элемента, выход которого подключен к первому управляющему входу управляемого делителя частоты, к первому входу и через инвертор - ко второму входу элемента ИЛИ и второму управляющему входу управляемого делителя частоты, третий управляющий вход которого соединен с выходом блока сравнения, выход элемента ИЛИ подключен к управляющему входу переключателя, выходом соединенного с сум мирующим входом интегрирующего усилителя, управляющие входы блока ограничения подключены к знаковым выходам реверсивного счетчика импульсов, а установочный вход блока огра ничения соединен с выходом интегрирующего усилителя; при этом блок ограничения выполнен на операционном усилителе, выход которого через две цепи из последовательно соединенных первого резистора и первого диода подключен к первому выходу блока ограничения, в каждой цепи общий выводпервого резистора и первого диода через второй резистор подключен к соответствующему источнику разнополярных напряжений и через второй диод - к соответствующему источнику тока устаэки и выходу второго итретьего переключателей соответственно, входы каждого из которых соедииены соответственно с шиной нулевогопотенциала и суммирующим входом блокаограничения, а управляющие входыявляются управляющими входами блокаограничения,На фиг. 1 схематически представлен аналого-цифровой интегратор; нафиг. 2 - возможные варианты построения токозадающей схемы (а) и нелинейного элемента (б); на фиг, 3 - зависимость выходных напряжений операционного усилителя (О ) и нелинейногоэлемента (Нп ) от выходного напряжения интегратора (08,),Аналого-цифровой интегратор содержит интегрирующий усилитель 1 с входным резистором 2 на входе, суммирующим входом 3 и цепью 4 сброса, компаратор 5,управляемый делитель 6 частоты, реверсивный счетчик 7 импульсовс триггером 8 знака в старшем разряде, выходы которого являются знаковыми выходами реверсивного счетчикаимпульсов, цифроаналоговый преобразователь 9, блок 10 памяти, блок 11сравнения и блок 12 ограничения,включающий два источника 13 и 14 токов уставки, операционный усилитель15 с резисторами отрицательной 16 иположительной 17 обратных связей, первый и второй диоды 18 и 19, подключенные к выходу операционного усилителя 15 через первый и второй резисторы 20 и 21, третий и четвертый диоды22 и 23, источники разнополярных напряжений 24 и 25, подключенные к диодам 18, 19, 22 и 23 через резисторы 26 и 27, два переключателя 28 и 29, а также токоэадающий блок 30, нелинейный элемент 31, инвертор 32 и элемент ИЛИ 33. Вход блока 12 ограничения (суммирующий вход усилителя 15) соединен через резистор 34 свыходом цифроаналогового преобразова"теля 9, а выход блока ограничения (точка соединения диодов 18 и 19) подключен через третий переключатель 35 к входу интегрирующего усилителя 1. Второй вход переключателя 35 подключен к выходу токозадающего блока 30, а управляющий вход переключателя 35 соединен с выходом элемента ИЛИ 33. Выход нелинейного элемента 31 непосредственно и через инвертор 32 подключен к управляющим входам 36 и 37делителя б частоты. Третий управляющий вход 38 делителя 6 частотысоединен с выходом блока 11 сравнения, Управляющие входы переключателей 28 и 29 соединены со знаковымивыходами реверсивного счетчика 7 импульсов. При этом первые входы переключателей 28 и 29 соединены с шиной нулевого потенциала, а вторыевходы этих переключателей подключены фк суммирующему входу операционногоусилителя 15. Блок ограничения имееттакже установочный вход (неинвертирующий вход операционного усилителя15), к которому через резистор 39 5подключен выход интегрирующего усилителя 1.Токозадающий блок (фиг. 2) построен на стабилитронах, задающих напряжения на резисторах, подключаемых З)переключателем 35 к суммирующему входу интегрирующего усилителя 1.Нелинейный элемент вынолнен наоснове диодных ключей, диоды которыхсмещены в непроводящем направлении спомощью источников напряжения противоположной полярности,Работа аналого-цифрового интегратора происходит следующим образом,В исходномсостоянии при отсутствии входного сигнала и нулевых на- ЗОчальных условиях реверсивнцй счетчик7 импульсов находится в состоянии,при котором выходное напряжение О 8цифроаналогового преобразователя 9равно нулю. Блок 10 памяти работает 35в режиме слежения за выходным. сигналом О, Поэтому выходные напряжения блока 10 памяти (О) н блока11 сравнения (О ) равны нулю, Нулевое выходное найряжение О удержи- щовает блок 10 памяти в режйме слежения и не оказывает влияния на интегрирующий усилитель 1 и управляемыйделитель 6 частоты. Триггер 8 знакареверсивного счетчика 7 устанавливает переключатели 28 и 29 в нижнееположение, так что диод 22 и источник 13 тока уставки подключаются ксуммирующему входу операционного усилителя 15. Прн этом усилитель 15 ох- .ватывается глубокой отрицательной обратной связью через диод 22.Диод 23 смещен в проводящем.направлении напряжением Е источника 25.Поскольку диоды 18 и 19 закрытынапряжениями 0 и Од, приложенными к55ним с открытых диодов 22 и 23, блокограничения отключен от интегрирую"щего усилителя 1. Благодаря тому,что диоды 18 и 19 находятся под весьма малыми и противоположными по знаку Ообратными напряжениями, результирующий ток утечки этих диодов оказываетпренебрежимо малое влияние на смещение нуля интегрирующего усилителя 1.В исходном состоянии напряжение Оз на выходе операционного усилителя15 лежит в зоне нечувствительностинелинейного элемента 31 (фиг, 3)а потому цепь положительной обратнойсвязи усилителя 15 разомкнута и навходах элемента ИЛИ 33 и на управляю"щих входах 36 и 37 д.лителя 6 частотыдействуют нулевые сигналы благодаря чему переключатель 35 находится вверхнем положении, а делитель б частоты настроен на максимальный коэффициент деления (постоянная интегрирова".ния аналого-цифрового интеграторамаксимальная),Для рассматриваемого интеграторахарактерны следующие режимы работы:интегрирование с ограничением выходного сигнала на минимальном и максимальном уровнях; управляемое ограничение выходного сигнала; восстановление информации после сбоев счетчика,В режиме интегрирования устройство работает при Оф О. При ейном иавыходе компаратора 5 возникают иипуль"сы с частотой, пропорционйлъйой 0 зкоторые в зависимости от знака 0поступают на суммирующий или зачитающий вход реверсивного счетчика 7 импульсов. За каждый период работы искпаратора 5 в счетчике 7 Фиксируетсявеличина и знак приращения интегралавходного напряжения ОЕ, т.е. осу"ществляется квантование интеграавходного сигнала по уровню. Хакимобразом, в счетчике 7 Формируетсяцифровой код И, характеризующий квантованное значение интеграла 0 к дскоторое с помощью цифроаналоговогопреобразбвателя 9 преобразуется в эквивалентное электрическое напряжение ОЗ .При нормальной работе аналогоцифрового интегратора (без сбоевсчетчика) блок 10 памяти остаетсяв режиме апеження за выходным сигналом Овпоскольку скорость слежения блока 10 Выбирается вьаае максимальной скорости изменения ОеьПоэтому разность напряжений.на входахблока 11 сравнения не превиаает одного кванта сигнала Ой и находитсяв зоне нечувствительйости блока 11,в результате чего его выходное напряжение имеет нулевое значение,по которому блок 10 памяти работает врежиме слежения за напряжением 08а делитель б частоты настроен намаксимальный коэффициент деления. Дотех нор пока напряжение Озы лежит взоне1 ( -- - СО ыйфгде 1+ - токи уставки, ЙЗУМсопротивление резистора 34, блок 12ограничения находится в состоянии,при котором диоды 18 и 19 закрыты иток с выхода операционного усилителя15 не поступает на суммирующий входинтегрирующего усилителя 1.Блок ограничения работает следующим образом.Пусть ОВЫ, ) О, тогда под действиемсигналов с триггера 8 знака переключатели 28 и 29 находятся в нижнем положении, источник 14 тока уставки(1- ) и диод 22 подключенык инвертирующему входу операционного усилителя 15. При этом йерационный усилитель 15, как и в исходном состоянии,охвачен отрицательной связью черездиод 22.При 08,х с В1диод 22 остается открыться, и для всех значений08 ы от О,до Й 3 1 1 выполняется15условиеЬО х . О84 М КПри достаточно большом сопротивлении К можем считать, что 20ОфЬЩ11 34Так как диодй 18 и 19 при этомзакрыты напряжениями, поданными наних с открытых диодов 22 и 23, то 2 Явых 3 ной ток блока 12 ограниченияравен нулю, н блок ограничения попрежнему не влияет на работу интегрирующего усилителя.Когда в процессе интегрированиянапряжение ОЕ достигает уровня,при котором выполняется условие" Ьых 114 1 , ток 1, через диод 22 становится равным нулю, и цепьотрицательной обратной связи усилителя 15, включающая этот диод,размыкается.При последуккцем увеличении 09 ддиод 22 остается закрытым, коэффициент усиления блока ограничения Крезко увеличивается и становится равным отношению сопротивлений резисторов 1 б и 34 (к ю й/й 4 Э 1). В результате этого напряжение 0 на выходе операционного усилителя 15принимает такое отрицательное значение, при котором диод 18 открывается и на суммирующий вход интегри"рухщего усилителя 1 поступает выходной ток 1 блока 12 ограничения,противоположный по направлению входномутоку интегратора 18 х . Такимобразом, при открывании диода 16аналого-цифровой иитегратор охватывается глубокой отрицательной обратной связью через блок ограничения скоэффициентом усцлеиия К1. Поэто- взму скорость изменения напряженияна выходе интегрирукаего усилителя 1уменьшается, и частота выходяых импульсов компаратора 5 такае уменьшается, 49Этот процесс должен продолжатьсядо выполнения условия 11 а 1 Ек . ПриК-со условие 1 р18 удовлетворяФ +ется при О щ й 11 ( щ Ор р (00 щр -положительный уровень ограничения),т.е. когда выходное напряжение интегратора равно заданному уровню ограничения. При конечном коэффициенте усиления К условие 1 =18 может быть выполвено за счет статической ошибки+ЬООэ,х - О ц, величина которой прн достаточно большом К может быть сделана пренебрежимо малой.Однако в связи с дискретностью сигнала 08,х, данное условие беэ принятия специальных мер не может быть выполнено, что вызывает периодические колебания выходного напряжения Орх на уровнях ограничения. В предлагаемом аналого-цифровом интеграторе точное выполнение условия 10 18 х достигается за счет того, что напряжение с выхода иытегрирующего усилителя через резистор 39 подается на дополнительный вход блока ограничения (ыеинвертирующий вход операционного усилителя 15), В этом случае к квантованному по уровню значению интеграла 4 Оак д добавляется непрерывное напряжение с выхода интегрирующего усилителя, величина которого автоматически подбирается так, чтобы при включенном блоке 12 ограничения обеспечивалось выполнение условия 10 - 1 к . Наличие такой аналоговой "добавкипозволяет получить непрерывный сигнал на выходе блока 12 ограничения, благодаря чему устраняются автоколебания при переходе аналого-цифрового интегратора в режим ограничЕния. В то же время прн надлежащем выборе резистора 39 погрешность ограничения не превыаает одного кванта выходного напряжения О 1,. Поэтому устойчивость аналого-цифрового интегратора в рассматриваемом режиме достигается без потери точности ограничения.Аналогичным образом работает схема и при отрицательном выходном напряжении, Отличие состоит лишь в том, что при Оаь,хс 0 триггер 8 знака реверсивного счетчика 7 устанавливается в противоположное состояние и переключатели 28 н 29 переходят в верхнее положение. К суммирующему входу операционного усилителя 15 в этом случае подключены источник 14 тока (1н диод 23, благодаря чему при 1 с 1 усилитель 15 охвачен глубокй отрицательной обратной связью через диод 23. Диод 22, смещенный в проводящем направлении, и источник 13 тока (1 ) подключены к шине нулевого потенциала. При достижении выходным напряжением интегратора Оных уровня ограничения 0 В 4,1 1 у,1 происходит открывание диода 19, н блок ограничения 12 охватывает аналого-цифровой интегратор отрицательной обратной связью подобно тому, как зто имело место при ОщОоцрОтметим, что как в процессе ин" тегрирования входного напряжения Оэ, так и при переходе аналого-циФровОго интегратора в режим ограничения, напряжение О на выходе операционного усилителя 15 находится в зоне нечувствительности нелинейного элемента 31. Напряжение О достигает максимального значения Оме при включенном контуре ограничейкя, когда ОЕ щОэх макстаким образом, при соответствувщем выборе порогов переключения М и О,с нелинейный элемент 31 остается в выключенном положении, а потому переключатель 35 и делитель бчастоты находятся в исходных состояниях.в режиме управляемого ограниченк устройство работает следующим образом. Этот режим имеет место в том елучае, когда по внешнему управлявщэму сигналу происходит переключение уставии ограничения так, что выходное напряжение интегратора ОЕых оказывается выше уставки. При этом под действием большого рассогласования на инверсном входе на выходе опера" ционного усилителя 15 возникает напряжение, превышающее порог пере ключения нелинейного элемента 31, в результате чего операционный усилитель 15 охватывается положитель" ной обратной связью через резистор 17 и переходит в релейный режим, Под цействием выходного сигнала нелинейного элемента 31 переключатель 35. устанавливается в нижнее положение, обеспечивая подключение блока 12 ограничения через токозадающнй блок 30 к суммирукщему входу интегрирующего усилителя 1. Одновременно на соответствующем управлямззем входе (Зб илк 37) делителя б частоты возникает единичный логический сигнал, по которому устанавливается требуемый коэффициент деления делителя б. Для сопряжения с логическими схемами,управляющими переключателем 35 и делителем б частоты, в интеграторепредусмотрен инвертор 32 знака, обеспечивакщий иа выходе сигнал логической единицы при отрицательном напряжении на его входе. Под действиемвыходного сигнала токозадающего блока 30 напряжение на выходе аналогоцифрового интегратора изменяетсяв направлении уменьшения рассогласо-вания на входе блока ограничения.Благодаря наличию токозадающего блока 30, Формирующего постоянный токна входе интегрирующего усилителя 1,скорость изменения выходного иапряжения ОЕ, аналого-цифрового интеграВыхтора в режиме управляемого ограничения постоянна и ие зависит от входного напряжения ОЕ, что необходимо при использовании интегратора во многих программно-управляющих устройствах, В то же время за счетуменьшения коэффициента деленая дел- тели б переход на заданный уровеньограничения осуществляется с достаточно большой скоростью, благодарячему обеспечивается экстренное снижение выходного напряжения интегратора В случаях, когда по условиям егоприменения требуется, например, осуществить аварийное снижение регулируемого параметра, определяемого каф пряжекем М,д .Процесс изменения выходного ка.пряжения М э ч продолжается до техпор, пока разность между напряжением Оэ, и заданной уставкой ограни 1 чекя не уменьшается до величиныПОрОГа отпускания блока ограниЧения.Прк этом нелинейный элемент 31 переищкт в выключенное положение, в результате чего переключатель 35 и де 39 ятель 6 частоты устанавливаютя висходное состояние, обеспечивая работу интегратора с заданной постокойинтегрирования., Таким образом, в режиме управляеру Иогв ограничения схема работает какрелейная следящая система с интег.рирующим исполнительным устройством,в которой трехнозиционный релейныйэлемент на операционном усилителе 15выполняет Функции усилителя рассог"ласования, обеспечивая в конечномсчете равенство наПряжения ОЬ заданной уставке,В режиме управляемого ограничения, как и в режиме интегрированияфф входного сигнала, блок 10 памятиотслеживает выходноЬ лапряженке интегратора Оэ,х. Это достигается засчет того, что скорость слеженияэтого блока выбирается достаточно49 большой по сравнению со скоростьвизменения напряжения Озы. Поэтомувыкодной сигнал блока 11 сравнениясохраняется раенька нулю, что удерживает блок памяти в режиме слежения.Ври сбоях счетчика 7 импульсованалого-цифровой интегратор .работаетследующим образом.В этом случае достаточно большие(превышаощие один квант) изменениясигнала на выходе цифроаналогового.фЕ преобразователя 9 происходят практически мгновенно, и блок 10 памятиие успевает отрабатывать напряжениеОй . Поэтому на выходе блока 11Вьбсравнения возникает единичный сигээ нал, по которому блок 10 памяти переходит в режим хранения напряженияОы , предшествовавшего сбое. ОдноМх фвременно делитель б частоты по сигналу на входе 38 перестраивается иар единичный коэффициент деления а насуммирующий вход 3 интегрирующегоусилителя 1 поступает выходное напряжение блока 11 сравнения, и ана"лого-цифровой интегратор переходит врежим восстановления информации. Уэтом режиме благодаря отрицательнойобратной связи через контур восстановления информации, образованныйблоками 10 памяти и 11 сравнения,аналого-цифровой интегратор с максимальной скоростью отрабатываетнапряжение Оур . Процесс восстановления информации заканчивается,когда разность между напряжениямиОы и ОЕц,а становится меньше порога отпускания блома 11 сравнения,т.е. практически при достижении выходным напряжением Мщ,ц исходногозначения Ое . Прн этом на выходеблока 11 устанавливается нулевой сигнал, после чего блок 10 памяти вновьпереходит в режим слежения, сигнал на 1суьинрующем входе 3 интегрирующегоусилителя 1 принимает нулевое эначе",ние, делитель б частоты настраивается иа исходный коэФФициент деления,и аналого-цифровой интегратор воэвращается в рабочее состояние,Таким образом, благодаря предлагаемому построению контура ограничения и введеяив в интегратор токоэадающей схемы, нелинейного элемента 2 уи переключателей, соответствующимобразом соедииеннык с другими узламиустройства, достигается упрощение интегратора и расширение его функциональных воэможностей, повиаение точности интегрирования, а также обеспечивается его устойчивость в режимеограничения. Формула изобретенияФ1. Аналого-цифровой интегратор, содержащий последовательно соединеннвщ интегрирующий усилитель, компаратор, управляемый делитель частоты, 40 реверсивный счетчик импульсов, цифро- аналоговый преобразователь, блок памати и блок сравнения, другой вход которого подключен к выходу цифроаналогового преобразователя, а выход к управляющему входу блока памяти и к суммирующему входу интегрнрукж 1 его усилителя, и блок ограничения, вход которого соединен с выходом цифроаналогового преобразователя, о т - л и ч а ю щ и й с я тем, что, с целью повышения точности интегрирования иупрощения интегратора, в него введены нелинейный элемент, токозадающийблок, инвертор, элемент ИЛИ и переключатель, сигнальные входы которогосоединены соответственно с первым выходом и через токозадающий блок -со вторьзм выходом блока ограничения,соединенным со входом нелинейногоэлемента, выход которого подключен кпервому управляющему входу управляемого делителя частоты, к первому входу и через инвертор - ко второму входу элемента ИЛИ и второму управляющему входу управляемого делителячастоты, третий управляющий входкоторого соединен с выходом блокасравнения, выход элемента ИЛИ подключен к управляющему входу переключателя, выходом соединенногоссуммирующим входом интегрирующегоусилителя, управляющие входы блокаограничения подключены к знаковымвыходам реверсивного счетчика импульсов, а установочный вход блокаограничения соединен с выходом интегрирующего усилителя.2. Интегратор по п.1, о т л и ч а ю щ и й с я тем, что блок огра-ничения выполнен на операционномусилителе, выход которого через двецепи из последовательно соединенныхпервого резистора и первого диодаподключен к первому выходу блока ограничения, в каждой цепи общий выводпервого резистора и первого диодачерез второй резистор подключен ксоответствующему источнику напряжения и через второй диод - к соответствующему источнику тока уставкн ивыходу второго и третьего переключателей соответственно, входы каждогоиз которых соединены соответственнос шиной нулевого потенциала и входомблока ограничения, а управляющие входы являются управляющими входами блока ограничения.Источники инФормации,принятые во внимание при экспертизе1. Патент США М 3288627,кл. С 06 С 7/18, 1975.2. Авторское свидетельство СССРВ 507872, кл. С 06 С 7/18, 1977805345 Составитель С. БеланИ. Циткина Техред Н. Рейвес Ко р М. Кос е Заказ 10905 Филиал ППП "Патент", г. ужгород, ул. Проектна ВНИИПИпо113035, М Тираж 756осударственноголам изобретенийква, В, Рауюс Подписноекомитета СССРи открытийкая наб., д. 4/