Аналого-цифровой интегратор

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВ ВТИЗЬСТВУ Союз Советских Социалистических республик(22) Заявле с присоединен (23) Приоритет С 7/18 б заявки йо осударствеииый комитет СССР ио делам изобретений и открытийата опубликования описания 2 30981) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР ого подключен к выхо нтегратора, и контур нформации, состоящий ельно включенных бло ранения, сравнения, я и логическое схемы м работы блока слеж Изобретение относится к автомати: ке, предназначено для формирования и .напряжения, пропорционального интег",и ралу от входного сигнала и может ис 1 т пользоваться в системах автоматичес- х кого управления различных технологи- л ческих процессов и обаектов, когда г требуются большие постоянные интег- рирования. ОИзвестны устройства для интегрирования, содержащие реверсивный счетчик импульсов, цифро-аналоговый преобразователь и преобразователь напряжение - частота, выполненный иа осно- ве аналогового интегратора и компа- :15 ратора 1).Однако вследствие сбоев счетчика под действием случайных помех и перерывов в подаче питания происходит разрушение инФормации, накопленной 20 интегратором, что может приводить к аварийным последствиям.Наиболее близким по технической сущности к предлагаемому является аналого-цифровой интегратор, содержа-. 25 щий последовательно включенные преобразователь напряжение - частота, реверсивный счетчик импульсов и цифроаналоговый преобразователь с выходным сумматором, второй вход кото- ЗО своговления о ау.аналог восстано иэ послед в ов слеженияыявления моду управления Р ния-хранения жи 40 2 Недостатком известного аналогоцифрового интегратора является наличие погрешности интегрирования, свя- занной с неравенством квантов напряжений на выходах аналогового интегратора и цифро-аналогового преобразователя. Это обусловлено как погреюностями цифро-аналогового преобразователя, в частности, непосредством его шага квантования, так и неточностью релейных элементов в преобразователе напряжение - частота, осуществляющих квантование интеграла входного сигнала, В результате, в моменты сброса аналогового интегратора (в точках квантования) возникают скачки напряжения на выходе интегратора, которые сохраняются в течение периода работы преобразователя напряжение - частота, что снижает точность интегрирования.схемы 4 сравнения через согласующую цепь 14, подсоединен аналоговый интегратор 2. Выход сумматора 10 под ключен к входу 15 переключателя 16, другой вход 17 которого соединен с входом задания начальных условий Ч, а управляющий вход 18 связан с .входом управления записи начальных условий ЧУ, Выход переключателя 16 подключен к входу блока слежения- хранения 19, содержащего усилитель 20, запоминающий кондейсатор 21, ис-, токовый повторитель 22 на полевом транзисторе и переключатель 23 режима работы слежение-хранени Блок 23 слежение-хранение подключен к 5 схеме 24 сравнения, к другому входу.которой подключен выход сумматора 10., Выход схеваа 24 сравнения через резистор 25 подключен к суюерующему входу аналогового интегратора 2 и через блок 26 вццеления модуля и логический элемент 27 И-НЕ к управляю- щему входуеревключателя 23 режимЬв слежение-хранениеИнтегратор содержит также второй блок 28 слежения" хранения с усилителем 29, запоминающим конденсатором 30, истоковым повторителем 31 на полевом транзисторе н ключом 32 выбора режима слежение- хранение, логический элемент 32 И и последовательно соединенные схема 34 сравнения, блок выделения модуля, логический элемент. 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и элемент 37 И-НЕ. На входе усилителя 26 включены резисторы 38 и 39, с помощью которых обеспечивается суммирование сигналов на входе блока 28 слежения-хранения.Входы, блока 28 и схемы 34 сравнения соединены с выходами сумматора 10 .и первого блока 19 слежения-хранения, а выходы укаэанных блоков подключены к входу сумматора 10 и входу второго блока 35 вццеления модуля, который через логический элемент 36 СЛОЖЕНИЕ.ПО МОДУЛЮ ДВА подключен к цепи управления ключа 32 выбора режима блока 28 слежение-,хранение и одному иэ входов элемента 37 И-НЕ.Другие входы элементов 37 и 36 соединены соответственно с входом управления записью начальных условий Ч и выходом блока 26 выделения модуля.УВыход элемента 37 и-не соединен с входом схемы ЗЗ И, другой вход которой подключен к элементу 27 И-НЕ. торого через управляемый ключ подключен к выходу аналогового интегра-.тора, а выход - к первому входу пер"вой схемы сравнения н первому входу фпереключателя, вторым входом соединенного со входом задания начальных ду первого блока слежения-хранения, входы второйсхемы сравнения и вто- . ЗО рого блока слежения-хранения подключены к выходу первого блока слежения-хранения и выходу сумматора, выход второй схемы сравнения через втарой блок выделения модуля подключен к.первому входу логического элемента сложение по модулю два, второй вход которого соединен с выходом первого блока выделейия модуля, а выхододключен к первому входу второго логи ческого элемента И-НЕ, второй вход которого подключен к источнику управляющего напряжения, и управляющему входу второго блока слежения-хранения, выход которого со динен с входом сумматора.На фиг. 1 представлена блок-схема аналого-цифрового интеграторами на фиг. 2 - временные диаграммы изменения напряжения на выходе интегратора при работе в режиме интегрирования.Аналого-цифровой интегратор содержит преобразователь 1 напряжение- частота, построенный на аналоговом интеграторе 2 с ценью сброса в нулевое состояние 3 и компараторе 4;ревер;55 сивный, счетчик импульсов 5 со счетным входом б и входами 7 и 8 управления реверсом, соединенными с им" пульсным и потенциальными выходами схемы 4 сравнениями цифро-аналоговый О преобразователь 9, соединенный с сумматором 10, к другому входу сумматора через резисторы 11 и 12 и управляемый ключ на транзисторе 13,с 1 подключенный к импульсному выходу 65 Цель изобретения - повышение точности интегрирования.Поставленная цель достигается тем, что в интегратор, содержащий последовательно соединенные аналоговый интегратор компаратор, реверсивный счетчик импульсов, цифроаналоговый преобразователь и сумматор, вход коусловий аналого-.цифрового интегратора,а выходом - с входом первого блокаслежения-хранения, выход которогоподключен. к второму входу первойсхемы, сравнения, выходом соединенной с последовательно включенными первым блоком выделения модуля я первым логическим элементом И-НЕ, введенывторой блок слежения-хранения, вторая схема сравнения, второй блок вццеления модуля, логический элемент сложения по модулю два, второй логический элемент И-ИЕ и .логический элемент Ивходы которого соединены со,ответственно с выходами первого и второго логических элементов И-НЕ,а выход подключен к управляющему вхо-. Для аналого-цифрового интегратора характерны два основных режима рабо ты - интегрирование и запись начальных условий. Выбор режима осуществля" ется с помощью нереключателя 16 по сигналу ЧУ.,Работа устройстВа в режиме интегрирования (сигнал Ч имеет единичное значение, и переключатель 16 находится в положении, нри котором на вход блока 19 слеження-хранения подключенвыходной сигнал чВшх сУмматоРа .О) происходит следующим образом.При наличии входного сигналаЧВ преобразователь 1 напряжение - частота генерирует импульсы с час- тОтОЙпрОпОрциОнальнОй ЧВХПри этОм 5 в зависимости от знака Чна потенциальных выходах компаратора 4, соединенных с входами 7 и 8 управления реверсом счетчика 5, устанавливаются напряжения, настраивающие счетчик на сложение или вычитание импульсов на .его счетном входе б. Кодовые комбинации, возникающие в счетчике, преобразуются цифроаналоговым преобразователем 9 в сигнал, поступающий на вход сумматора 10. Появлениеимпульсов на счетном входе б счетчика 5 происходит в моменты времени, когда напряжение на выходе аналогового интегратора 2 достигает уровня срабатывания схемы 4 сравнения, после 20 чего под действием выходного сигнала компаратора осуществляется быстрый сброс (разряд емкости) аналогового интегратора 2. В Результате интегратор выключается, и процесс заряда Д емкости под действием сигнала Чв повторяется. Поэтому за каждый пеРиод работы преобразователя 1 с помощью компаратора 4 фиксируется величина и знак приращения интеграла входного напряжения чВ, т,е. всхеме осуществляется квантование интеграла входного напряжения ЧВ по уровню.35Приращение интеграла накапливается в реверсивном счетчике 5 и преобразуется в электрическое напряжение с помощью цифроаналогового преобразователя 9. При надлежащем выборе уровней переключения компаратора 4 40. масштаба цифроаналогового преобразователя 9 и сопротивлений на входах сумматора 10 должно обеспечиваться равенство между приращениями интеграла входного сигнала на выходе 45 аналогового интегратора 2 и квантом напряжения на выходе цифроаналогового преобразователя 9. В этом случае на выходе сумматора 10 формируется напряжение, пропорциональное интег Галу от входного сигиала ЧВ, причем погрешность дискретности такого аналого-цифрового интегратора при постоянном шаге квантования цифроаналогового преобразователя 9 должна быть равна нулю. Поскольку время сброса аналогового интегратора 2 имеет конечное значение, для предотвращения всплесков напряжения на вы- ходЕ сумматора 10 в интервалах сброса интегратора 2 в схемепредусмот рен транзисторный ключ 13. Этот ключ под действием счетного импульса, поступающего на базу транзистора 13 через согласующую цепь 14, открывается и отключает сумматор 10 от ана- Я погового интегратора 2 на времяразряда его емкости,При нормальной работе цифроаналогового интегратора (сбоев счетчика5) скорость отработки блока 19 слежения-хранения превышает максимальную скорость изменения выходного напряжения сумматора 10. Поэтому выходное напряжение Ч блока 19 практически равно напряжению Ч ,сумматора 10 (переключатель 23 замкнут)и схемы 24 и 34 сравнения находятсяв нулевых состояниях (их выходныенапряжения равны нулю) . Соответственно равны нулю и выходные напряженияЧ 6, Ч бЛОков 26 и 35 выделениямодулей, а потому выходной сигналэлемента 36 СЛОЖЕНИЕ П 9 МОДУЛЮ ДВА,на входы которого поступают сигналыЧи Ч, также равен нулю. При этомпереключатель 32 режима работы второго блока 28 слежения-хранения разомкнут и этот блок находится в режиме хранения. В то же время первыйблок 19 слежения-хранения работаетв режиме слежения, поскольку переключатель 23 выбора режима его работыудерживается в замкнутом положении(выходной сигнал элемента 33 И равен единице, так как на входах этогоэлемента действуют единичные логические сигналы с выходов элементов37 и 27 И-НЕ. Следовательно, в режиме интегрирования, когда Ч = Чблок 19 слежения-хранения находитсяв режиме слежения и не оказываетвлияния на работу аналого-цифровогоинтегратора,В действительности из-за погрешностей цифроаналогового преобразователя 9 и непостоянства его шагаквантования в реальном интегратореневозможно обеспечить эквивалентностьприращений (квантов) напряжений навыходах аналогового интегратора 2 ицифроаналогового преобразователя 9.В результате, аналоговый интеграторне дает полного сглаживания выходного сигнала аналого-цифрового интегратора и в моменты фиксации квантов интеграла возникают скачки напряжения на выходе суюиатора.Как видно из временных диаграмм(пунктирная линия на фиг. 2), зависимость напряжения на выходе устройства при интегрировании напряженияЧВ = Сопзй отличается от линейной,несмотря на наличие сглаживающегонапряжения, поступающего на входсумматора 10 с аналогового интегратора 2.При возникновении скачков напряжения на выходе сумматора 10 из-зазапаздывания блока 19 слежения-хранения на входах схем "4 и 34 сравнения возникает ошибка. Эта ошибкапревышает порог включения блока 34,.что приводит к появлению сигналовна выходах этого блока и выявителя,35 модуля. В то же время блок 24остается в нулевом положении за счетсоответствующего выбора его зоны нечувствительности Это приводит кнесоответствию сигналов на входахэлемента 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА,в результате чего на его выходе возникает единичный логический сигнал,под действием которого происходитзамыкание ключа 32 выбора режима ипереход блока 28 слежения-храненияв режим слежения,Одновременно под действием нулевого сигнала с выхода элемент 37И-НЕ элемент 33 И переходит в нулевое.положение, благодаря чему ключ 23выбора режима размыкается и первый .блок 19,слежения-хранения переходитв режим хранения. В этом режиме навыходе блока 19 поддерживается напряжение, которое существовало на выхо-,де сумматора 10 до момента обновления Оинформации в счетчике 5, т.е. до начала сброса аналогового интегратора2 в нулевое состояние. Выходное напряжение блока 19 сравнивается навходах второго блока 28 слеженияхранения.с выходным напряжением сумматора 19, который при замкнутомпереключателе 32 охватывается глубокой отрицательной обратной связьючерез блок 28. В результате, выходное напряжение сумматора 10 автоматически подстраивается под выходноенапряжение Ч 9 блока 19 слежения-хранения. При одинаковых сопротивленияхрезисторов 38 и 39 на входах усилителя 29 и достаточно большом коэффициенте усиления блока 29 на его выходеустановится такой сигнал Ч, при котором выходное напряжение сумматора10 практически равно напряжению ЧрЧВых = Чр), т.е. на выходе блока 28 4 Осформирован корректирующий сигналЧ, устраняющий скачок напряженияна выходе сумматора 10.В момент времени, когда разностьмежду йапряжениями ЧВЫХ и ЧЕ оказывается в пределах зоны нечувстви-тельности схемы 34 сравнения, этотблок переходит в нулевое состояние.Сигнал на выходе блока 35 выделениямодуля также становится равен нулюи на входах элемента 36 СЛОЖЕНИЕПО МОДУЛЮ ДВА устанавливаются одинаковые сгналы, в результате чегоэлемент 36 переходит в нулевое состояние. Это вызывает появление единичных сигналов на выходах схемы 5537 И-НЕ и схемы 33 И, что приводит.к замыканию переключателя 23 и персходу блока 19 слежения-храненияв режим слежения за выходным сигналомсумматора 10. Одновременно под дей- щоствием нулевого сигнала на выходеэлемента,36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВАпереключатель 32 размыкается и- блок28 переходит в режимхранения сиг"нала коррекции Ч. Сигнал ЧК посту пает на дополнительный вход суммато. ра 10 и остается неизменным до появления следующего счетного импульса на входе 6, т.е. до получения очередного кванта интервала от входного напряжения ЧВх . Если приращение напряжения на выходе цифроаналогового преобразователя 9 на очередном шаге работы интегратора равно с учетом масштабов приращению напряжения на выходе аналогового интегратора 2, схема 34 сравнения остается в нулевом положении и сигнал коррекции сохраняет предыдущее значение. Обновле.ние сигнала коррекции. прои ходит лишь при возникновении ошибки, превышающей порог чувствительности схе-, мы 34 сравнения.Таким образом, скачки выходного напряжения сумматора 10, обусловленные погрешностями цифроаналогового преобразователя 9, неточностью резисторов на входах сумматора 10, несогласованностью порогов переключения компаратсра 4 с шагом квантования цифроанало 1 ового преобразователя 9 и другими факторами, подавляются с помощью введенного контура сглаживания, который включает в себя второй блок 28 слежения-хранения, логические элементы 33 И, 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 37 И-НЕ а также трех- позиционную схему 34 сравнения и блок 35 выделения модуля. Этотконтур в моменты обновления информации в счетчике за счет глубокой отрицательной обратной связи, охватывающей выходной сумматор, вырабатывает необходимое корректирующее напряжение и запоминает его до очередного момента обновления. В результате зависимость напряжения на выходе сумматора 10 от времени приближения к линейной (сплошная линия на фиг. 2) и погреш-, ность интегратора, связанная с непостоянством шагов квантования и не- эквивалентностью приращений напряжений на выходах цифроаналогового преобразователя и аналогового интегратора практически устраняется. В конечном счете достигается повышение точности интегрирования. Если в процессе интегрирования входного напряжения ЧВх происходит сбой счетчика 5, например, из-за случайных помех, при ограниченной скорости слежения блока 19 сигналы на входах схем 24 и 34,сравнейияотличаются на величину, превышающую . их эоны нечувствительности, в результате чегоэти блоки переходят во включенные состояния и на выходах схем 26,и 35 выделения модулей появляются единичные сигналы. При этом элемент 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА сохраняет нулевое состояние, переключатель 32 режима 1 азомкнут и блок 28 слежения-хранения остается.:1в режиме хранения корректирующе осигнала Ч. Блок 19 слежения-хранениятакже устанавливается в режим хранения, поскольку в этом случае на выходе элемента 33 И под действием , нулевого сигнала схемы 27 И-НЕ возникает нулевой сигнал, при которомпереключатель 23 режимов размыкаетсяОдновременно сигнал с выхода схемы 24 сравнения поступает на вход преобразователя 1 напряжение . - частота (через резистор 25 сигнал с выхода схема 24 поступает на суммирующую точку аналогового интегратора 2), благодаря чему аналого-цифровой интегратор охватывается глубокой отрицательной обратной связью через схему 24 сравнения.Под действием выходного сигнала схевн 24 преобразователь 1 восстанавливает информацию в счетчике 5, так как подача импульсов на вход 6 осуществляется до тех пор, пока разность входных напряжений. сумматора 10 и цифроаналогового преобразователя 9 не снижается до величины, при которой происходит выключение схемы 24 сравнения. После этого из-за не. соответствия входных сигналов логический элемент 36 СЛОЖЕНИЕ ПО МОДУЛЮДВА устанавливается в единичное состояние, при котором блок 28 слеженияхранения переходит в режим слежения, в то время как блок 19 слежения-хранения остается в режиме хранения. В результате, выходное напряжение сумматора 10 подстраивается под напряжение на выходе блока 19 слежения-хранения с погрешностью, лежащейв пределах зоны нечувствительности схемы 34 сравнения.Порог включения схемы 34 сравнения может быть сделан существенно меньше, чем у схемы 24 в известном аналого-цифровом интеграторе (в известном устройстве минимальная зона нечувствительности схемы сравнения ограничивается укаэанными погрешностями.и лежит обычно в пределах 2-3 шагов квантования).Следовательно благодаря контуру сглаживания восстановление информации производится с более высокой точностью по сравнению с известным.Работа интегратора в режиме записи начальных условий. В этом случаеЧ) = 0 и переключатель 16 устанавливается в положение, при котором на вход блока 19 слежения-хранения подключен источник задания начальных условий Ч . При этом на выходах элементов 27 и 37 И-НЕ и соответственно элемента 33 И формируются единичные логические. сигналы, переключатель 23 замыкается, блок 19 слеженияхранения переходит в режим слежения и отрабатывает напряжение начальных условий Чс (в течение этого, времени напряжение Ч должно сохранять нуле выходного напряжения блока. 24 срав-. нения преобразователь 1 напряжение - частота воздействует на реверсивный счетчик так, чтобы устранить рассогласование на .входах схемы 24 сравнения. Как н в рассмотренном случае, когда происходит восстановление информации при сбое счетчика, заполнение счетчика 5 происходит до тех пор, пока не происходит выключение схемы 24 сравнения, т.е. до момента, когда1 разность между выходными напряжениями сумматора 10 и блока 19 слеженияхранения не станет меньше порога отпускания схемы 24. Если после выключения схемы 24 сравнения разностьуказанных напряжений превышает порогвключения схемы 34 сравнения, под действием единичного, сигнала с выхода элемента 36 СЛОЖЕНИЕ ПОМОДУЛЮ ДВА 40 блок 19 переходит в режим хранения, а блок 28 - в режим слежения, обеспечивая точную подстройку напряжения сумматора 10 в соответствии с заданным.напряжением Ч 9, и следовательно, с напряжением начальных условий Ч .Когда напряжение Чзыравно Ч блок 34 сравнения выключается, элемент 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА возвращается в нулевое состояние, блок 28 переходит в режим хранения, а блок 19 - в режим слежения, и устройство начинает работать в режиме интегрирования с заданными начальными условиямиТаким образом, благодаря введенному контуру сглаживания и соответствующим соединениям этого контура с другими элементами аналого-цифрового интегратора обеспечивается пощ вышение точности работы интеграторакак в режиме записи начальных условий, так и в режиме :нт грирования, включая процесс восстановления информации при случайных сбоях счетчивое значение) . В процессе отработки нпряжения Чо в промежутке времени, когда блоки 24 и 34 сравнения находятся во включенных состояниях (ЧвыхЧИ ), на выходе логического элемента 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА возникает нулевой сигнал, переводящий блок 28 слежения-хранения в режим хранения. Однако в данном случае в отличие от рассмотренного процесса сглаживания блок 19 не переходит в режим хранения, так как при Ч = 0 на выходе элемента 33 И сохраняется единичный логический сигнал, а.потому напряжение Ч на выходе блока 19 продолжает йзменяться 5 и принимает значение Чо, Посколькукорректирующий сигнал Ч блока 28 слежения-хранения огранйчен, межцч напряжениями на выходахсумматора 10 и блока 19 сояраняется рассогласова ние, превышающее пороги включениясхем 24 и 34 сравнения. Под действиемВведение контура сглаживания в аналого-цифровой интегратор повышает качественные показатели интегратора, расширяет возможности его применения, упрощает его использование в устройствах дифференцирования медленно меняющихся сигналов. Дифференцирующие устройства, построенные на основе предлагаемого аналого-цифрового интегратора, обладают улучшенными динамическими характеристиками за счет более высокого коэффициента усиления, которым может обладать усилитель в устройстве сравнения дифференцируемого сигнала и сигнала обратной связи, формируемого аналогоцифровым интегратором. 35 Формула изобретенияАналого-цифровой интсгратор, .соде,- ащий последовательно соединенные ".О .аналоговый интегратор компаратор, реверсивный счетчик импульсов, цифроаналоговый преобразователь и сумматор, вход которого через управляемый ключ подключен к выходу аналогового интегратора, а выход - к первому входу первой схемы сравнения и первому входу переключателя, вторым входом соединенного с входом задания начальных условий аналого-цифрового интегратора, а выходом - с,входом первого блока слежения-хранения, выход которого поцключен к второму входу первой схемы сравнения, выходом соединенной с последовательно включенными первым блоком выделения модуля и первым логическим элементом И-НЕ,о т л и ч а ю щ и й с я тем, что,с целью повышения точности интегрирования, в него введены второй блокслежения-хранения, вторая схемасравнения, второй блок выделениямодуля, логический элемент сложенияпо модулю два, второй логическийэлемент И-НЕ и логический элемент И,входы которого соединены соответственно с выходами первого и второгологйческих элементов И-НЕ, а выходподключен к управляющему входу первого блока слежения-хранения, входывторой схемы сравнения и в-срогоблока слежения-хранения подключенык выходу первого блока. слеженияхранения и выходу сумматора, выход .второй схемы сравнения через второйблок выделениямодуля подключенк первому входу логического элементасложение по модулю два, второй входкоторого соединен с выходом первогоблока выделения модуля, а выходподключен к первому входу второгологического элемента И-НЕ, второйвход которого подключен к источникууправляющего напряжения, и управляющему входу второго блока слеженияхранения, выход которого соединенс входом сумматора.Источники информации,принятые во внимание при экспертизе1. Патент США 9 3288627,кл. 0 06 6 7/18, 1975.2. Авторское свидетельство СССР9 507872, кл, О 06 С 7/18, 1973866563 Ред андо ВНИИП по 113035, коми и о ска ПП фПатентф Ужгород ктная,Фили Заказ 8079/ Составитель С. Белтехред А.АчЮИЮЮЮЮЮТираж 748И Государственноделам изобретеныМосква, Ж, Ра Г Корректор.С. Щома