Устройство для ввода информации

)5 С 06 И ЕЛЬСТВ 24 ВВО ИНФО РМА юл. Р 4в, М,Н,АроМ.Крюков ашину. авл яющуее ф Ц ад .ф 1рГОСУДАРСТВЕННЫЙ КОМИТЕТ.ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБ Н АВТОРСКОМУ Сви(57) Изобретениелительной техникематике и предназнформации о состояретных сообщений,лов состояния двуков исполнительно тносится к вычиси дискретной авточено. для ввода инии источников диск в частности сигнапоэиционных датчиавтоматики, в упЦель иэобретения1539761 повышение достоверности вводимой инФормации в режиме контроля путем обнаружения постоянного ложного сигнала на выходах усилителей. Сущность изобретения заключается в том, что в ре 5 жиме контроля осуществляется прерывание сигнала в выходных цепях усилителей на время, достаточное для фиксации в блоке оперативной памяти отсутствия сигналов в пределах разрядной сетки адреса, с последующим контролем порядка смены кодов вводимых сигналов. Устройство содержит группу Изобретение относится к вычислительной технике и дискретной автоматике и предназначено для ввода информации о состоянии источников дискретных сообщений, в частности сигналов состояния двухпозиционных датчиков исполнительной автоматики, в управляющую вычислительную систему.Цель изобретения - повышение достоверности вводимой информации в режиме контроля путем обнаружения постоянного ложного сигнала на выходахусилителей,На фиг. представлена структурнаясхема устройства для ввода информации; на Фиг.2 - временные диаграммы,иллюстрирующие частный случай работы устройства; на фиг.З - структурная схема блока управления; нафиг.4 - временные диаграммы работыблока управления; на фиг,5 - схемаблока оперативной памяти; на Фиг.6схема блока прерывания.Устройство содержит группы развязывающих усилителей 1, группы коммутационных элементов 2 (контакты релейного абонента), первую 3 и вторую4 шины питания, шину 5 ввода числа,элемент НЕ 6, регистр 7, коммутатор8, ограничительные элементы 9 (резисторы), вторую группу информа;ионных входов 10 устройства, аналоговыйкоммутатор 11, блок 2 управления,дешифратор 13, элемент ИЛИ 14, первый блок 15 сравнения, первый управляющий вход 16 устройства, первуюгруппу информационных входов 17 устройства, второй управляющий вход 18устройства, второй блок 19 сравнения,переключатель 20, блок 21 оперативной памяти, счетчик 22, первый 23 и 25 30 35 40 45 50 55 развязывающих усилителей 1, коммутационные элементы 2, первую и вторуюшины 3 и 4 питания, шину 5 ввода числа, элемент НЕ 6, регистр 7, коммутатор 8, ограничительные элементы 9,аналоговый коммутатор 11, блок 12 управления, дешифратор 13, элемент ИЛИ14, первый блок 15 сравнения, второйблок 19 сравнения, переключатель 20,блок 21 оперативной памяти, счетчик22, первый и второй элементы 23 и 24индикации, первый и второй элементыИ 25 и 26, блок 27 прерывания. 6 ил. второй 24 элементы индикации, первый25 и второй 26 элементы И и блок 27прерывания. Каждый блок развязывающих усилителей содержит элементы 28развязки и раэвязывающие усилители 29.На фиг.2 приняты следующие обозначения; сигнал 30 - на адресном выходеблока 12 управления; сигнал 31 - на первом управляющем входе 16 устройства;сигнал 32- на выходе коммутатора 8 сиг 1,1нал 33 - на втором информационномвходе 10 устройства; сигнал 34 - напервом информационном входе 17 устройства; сигнал 35 - на выходе первого блока 15 сравнения, сигнал 36 -на выходе элемента ИЛИ 14, сигнал 37;на выходе блока 27 прерывания.Блок 12 управления (фиг.3) содержит генератор 38 тактовых импульсов(РИ), первый 40 и второй 41 элементыИЛИ, первый элемент И 42, первый 43и второй 44 триггеры, генератор 45одиночных импульсов (ГОИ), коммутатор 46, счетчик 47 адресных вводимыхсигналов, второй элемент И 48, третий триггер 49, третий и четвертыйэлементы И 50 и 5.Временная диаграмма, иллюстрирующая работу блока 12 управления, приведена на фиг.4, где приняты следующие обозначения сигнал 52 - на так-.товом входе распределителя 39 импульсов; сигналы 53-57 - на первом -шестом выходах распределителя 39 импульсов соответственно сигналы 58 и59 - на третьем и четвертом выходахблока 12 управления соответственно,Блок 21 оперативной памяти (фиг,5)содержит коммутатор 60, первый 6 ивторой 62 Ю-триггеры, буферное опе39761 6с выхода дешифратора 13, При этом выходы соответствующих усилителей 29других групп 1, с которыми объединенвыход данного усилителя 29, блокиро 5вани запрещающими сигналами, поступающими с невозбужденных выходовдешифратора 13 на входы стробирования усилителей 29 этих групп 1. Этопозволяет исключить влияние остальных параллельно включенных усилителей 29 на запись состояния коммутационных элементов 2 принимаемого релейного абонента.Опрос выходов усилителей 29 выбранной группы 1 осуществляется с помощью коммутатора 8 в течение подциклаизменения младших разрядов ц адреса,пока разрешающий сигнал с возбужден 20 ного выхода дешифратора 13 поступаетна входы стробирования усилителей 29этой группы 1.Состояние элементов 2 релейногоабонента фиксируется в блоке 21 опе 25 ративной памяти, куда сигнал поступает с выхода коммутатора 8 через последовательно соединенные элемент НЕ6 и элемент И 26, на второй вход которого в рабочем режиме поступает - 3 О единичный сигнал с выхода блока 27прерывания.1 5 15 ративное запоминающее устройство 63 (БОЗУ), первый 64, второй 65 и третий 66 элементы И элемент ИЛИ 67.Блок 27 прерывания (фиг.6) содержит дешифратор 68, триггер 69 и элемент И-НЕ 70.Устройство работает следующим образом.Наличию телесигнала соответствует замкнутое состояние коммутационных элементов 2 (в противном случае - разомкнутое) соответствующего релейного абонента. Вся принимаемая информация о состоянии коммутационных элементов 2 релейных абонентов условно в соответствии с разбиением усилителей 29 на группы 1 разделяется на 2 входных и 2 ф-разрядных слова.Прием информации в блок 21 оперативной памяти производится опросом выходов усилителей 29 и осуществляется с помощью дешифратора 13 и коммутатора 8 в процессе циклического изменения К-разрядного сигнала адреса на адресном выходе блока 12 управления.В рабочем режиме на второй вход 16 устройства поступает, например, с пульта управления сигнал низкого уров ня. При этом осуществляется опрос состояния коммутационных элементов 2 релейных абонентов и записи их в блок 21 оперативной памяти, С выхода элемента ИЛИ 14 на второй вход (стробирования) дешифратора 13 поступает постоянно сигнал низкого уровня, разрешающий формирование сигналов на выходе дешифратора 13 в зависимости от сигналов на его операционных входах. Сигналы на входы усилителей 29 поступают с первой шины 3 питания через (замкнутый в рабочем режиме) переключатель 20 и коммутационные элементы 2 (контакты релейных абонентов). В соответствии с кодом адреса, формируемым на адресном выходе блока 12 управления, появляется сигнал на соответствующем выходе дешифратора 13, который поступает на первые входы (стробирования) усилителей 29 определенной (в зависимости от значения кода в старших р разрядах адреса) группы 1.При поступлении напряжения на вход усилителя 29 (если замкнут соответствующий элемент 2) на выходе усилителя 29 появляется сигнал низкого уровня при условии, что иа его вход стробирования поступает разрешающий сигнал Таким образом, за один цикл опроса состояния коммутационных элементов 2 релейных абонентов сигналы отвсех релейных абонентов будут последовательно записаны в блоке 21 оперативной памяти.Ввод сигнала состояния очередногокоммутационного элемента 2 в управляющую вычислительную систему, подключаемую к выходам устройства, осуществляется при каждом поступлениина второй вход блока 12 управления 45 единичного сигнала с четвертого входа 18 устройства, поступающего, например, .из управляющей вычислительной системы.В каждом цикле ввода на выход уст О ройства поступает один сигнал, фиксируемый элементом 23 индикации. Приэтом на первом выходе устройства формируется код наиболее приоритетного(т.е. имеющего наименьший код адре .са) сигнала, сопровождаемого импульсом синхронизации на втором выходеустройства.В рабочем режиме второй элемент24 индикации заблокирован с помощьюэлемента И 25 сигналом низкого уров"ня с второго входа 16 устройства.При поступлении на второй входустройства сигнала высокого уровня,например, с пульта управления, сви 5детельствующего. о переходе в режимфункционального контроля, появлениеразрешающего единичного сигнала низкого уровня на втором входе дешифратора 13 определяется выходным сигналом первого блока 15 сравнения. Сигналы, необходимые для осуществленияввода требуемой по программе контроля информации Формируются В соответствии с программой контроля и поступают на адресный 10 и информационный 17 контрольные входы устройства,например, из системы функциональногоконтроля. В момент. проведения контроля состояние элементов 2 релейныхабонентов может быть произвольным.Для исключения влияния состояниякоммутационных элементов 2 на вводинформации в режиме контроля на второй вход первого блока 15,сравнениян течение всего времени контроля,связанного с вводом заданного репейного слова, поступает сигнал, соответствующий адресу вводимого слова 30(в виде р-разрядного кода).С некоторой задержкой (Ь С,фиг.2)относительно момента установления кода на адресном контрольном входе устройства осуществляется имитация поступления информации на входы усилителей 29, для чего на информационныйконтрольный вход 17 устройства подается сигнал низкого уровня в течениеинтервапа времени, равного длительности нескольких циклов (Т на фиг.2)опроса. Переключатель 20 в режимеконтроля разомкнут. При этом срабатывает аналоговый коммутатор 1, замыкая цепь подачи напряжения через элементы 28 развязки на входы усилителей 29 (элементы 28 развязки необходимы для обеспечения развязки входовусилителей 29 в рабочем режиме устройства),50В процессе циклического изменениякода на адресном выходе блока 12 управления, которое происходит в режимеконтроля так же, как и в рабочем режиме устройства, пока сохраняется равенство текущего значения старших разрядов р кода адреса с кодом адресавводимого репейного слова, на выходепервого блока 15 сравнения формируется сигнал низкого уровня, разрешающийработу дешифратора 13. При этом в течение соответствующей части цикла(Т,на фиг.2) опроса выходные сигналы усилителей 29 соответствующей группы 1 последовательно фиксируются спомощью коммутаторов 8 в блоке 21 оперативной памяти.При нарушении равенства текущегозначения старших разрядов р кода адреса на адресном выходе блока 12 управления коду на адресном контрольномвходе 1 О устройства на входе стробирования дешифратора 13 устанавливается единичный сигнал, вследствие чегозапрещается прохождение сигналов навыходы усилителей 29 и запись информации в блок 21 оперативной памяти прекращается.Ввод очередного сигнала в управляющую вычислительную системупроисходит в режиме контроля так же,как и в рабочем. режиме устройства.После ввода в управляющую вычислительную систему всех зафиксирован-ных в блоке 21 оперативной памятисигналов осуществляется запись последующего входного слова в блок 21оперативной памяти (т.е. имитацияпоступления очередной группы телесигналов)При этом на адресный конт- .рольный вход 10 устройства поступаетадрес другого слова. Для обеспечения,обнаружения постоянных ложных выходных сигналов на выходах усилителей29 в режиме контроля в предлагаемомустройстве осуществляется прерываниевыходных сигналов усилителей 29 спомощью блока 27 прерывания, для чего на выходе последнего формируетсясигнал, который через каждый циклопроса имеет (поз. 37, фиг,2) низкийуровень с длительностью цикла опроса,блокирующий с помощью элемента И 26прохождение выходного сигнала коммутатора 8 на информационный (первый)вход блока 21 оперативной памяти.Благодаря этому в блоке 21 оперативной памяти постоянно фиксируетсяпоявление сигнала с наименьшим изадресов, соответствующих группе усилителей, в одном из которых появиласьнеисправность,Ввод сигналов, имеющих адреса больше, чем этот постоянно фиксируемыйадрес, становится невозможным. Прикаждом поступлении сигнала на четвертый вход 18 устройства в очередномцикле ввода информации в регистре 7и связанном с ним элементе 23 индикации фиксируется один и тот же кодмладших разрядов с 1 адреса вводимогосигнала.Для осуществления контроля порядкасмены кодов вводимых сигналов сигналом низкого уровня с третьего входа17 устройства осуществляется сбросрегистра 7 и зались в счетчик 22 начального числа 2-1, после чего в каждом очередном цикле ввода информациина выходе регистра 7 код должен равномерно нарастать от 0000 до 2 -1(в случае отсутствия неисправностина входах усилителей 29),Наращивание содержимого счетчика22 происходит при поступлении импульса с седьмого выхода (выход ГОИ 45)блока 12 управления в каждом ци.леввода информации.Сравнение величин кодов на выходахрегистра 7 и счетчика 22 производитсяс помощью второго блока 19 сравнения, 256выходной сигнал которого через элемент И 25, на второй вход которого врежиме контроля поступает единичныйсигнал, поступает на элемент 24 индикации. 30В случае появления постоянноголожного сигнала на выходе одного изусилителей 29 при вводе очередногосигнала код на выходе счетчика 22 продолжает нарастать, а на выходе регистра 7 код перестает изменяться,при этом на выходе блока 19 сравнения формируется единичный сигнал,свидетельствующий о появлении неисп,равности на выходах усилителей 29, и 40срабатывает элемент 24 индикации.В дальнейших циклах ввода код наэлементе 23 индикации перестает изменяться, показывая адрес выхода групп1 усилителей 29, в одной из которых 45появилась неисправность, дальнейшийввод информации прекращается,Таким образом, в предлагаемом устройстве повышается достоверность ввода информации в режиме контроля.В устройстве в случае появления неисправности на выходе какого-либо усилителя дальнейший ввод информации вуправляющую вычислительную системуприостанавливается, а на элементахиндикации устройства появляется сиг 55нал неисправности и код адреса выходагрупп усилителей, в одной из которыхпоявилась неисправность. Это повышает достоверность ввода инФормации в режиме контроля, облегчает поиск и локализацию неисправностей в устройстве. формула изобретенияУстройство для ввода информации, содержащее группы коммутационных элементов, вторые контакты которых соединены с группами входов соответствующих блоков развязывающих усилителей, первые входы которых соединены с соответствующими выхоцами аналогового коммутатора, входы которого являются первой группой информационных входов устройства, вторые входы блоков развязывающих усилителей соединены с соответствующими выходами дешифратора, управляющий вход которого соединен с выходом элемента ИЛИ, второй вход которого является первым управляющим входом устройства, а первый вход соединен с выходом первого блока сравнения, вторая группа входов которого является второй группой информационных входов устройства, группа адресных входов дешифратора соединена с первой группой входов первого блока сравнения и с группой адресных входов коммутатора, информационные входы Которого соединены с одноименными выходами блоков развязывающих усилителей и первыми выводами ограничительных элементов, вторые выводы которых соединены с второй шиной питания устройства, первый выход блока управления соединен с управляющим входом регистра, о т и и ч а ю щ е ес я тем, что, с целью повышения достоверности вводимой информации в режиме контроля, в него введены блок прерывания, блок оперативной памяти, счетчик, первый и второй элементы индикации, переключатель, первый и второй элементы И, элемент НЕ и второй блок сравнения, первая группа входов которого соединена с группой входов первого элемента индикации и групгой выходов регистра, вторая группа входов блока сравнения соединена с выходами счетчика, а выход соединен с первым входом первого элемента И, второй вход которого соединен с первым управляющим входом устройства, и вторым входом блока прерываний, выход первого элемента И соединен с входом второго элемента индикации, второй вход регистра соединен с входом ана 1539761 12логового коммутатора и установочнымвходом счетчика, информационные входыкоторого являются входами ввода числаустройства, а тактовый вход соединенс седьмым выходом блока управления,второй, третий, четвертый и пятый выходы которого соединены с управляющими входами блока оперативной памяти,адресные входы которого соединены садресными входами коммутатора, группой входов блока прерываний, информационными входами регистра, группойвыходов блока управления и являютсяадресными выходами устройства, шестойвыход блока управления соединен с первым входом блока прерываний, выход которого соединен с вторым входом второго элемента И, первый вход которогосоединен с выходом элемента НЕ, входкоторого. соединен с выходом коммутатора, выход второго элемента И соединен с информационным входом блока оперативной памяти, выход которого соединен с первым входом блока управления,второй вход которого является вторымуправляющим входом устройства, первыйвыход блока управления является управляющим выходом устройства, первыеконтакты коммутационных элементов соединены с первым контактом переключателя, второй контакт которого соединенс первой шиной питания устройства.1539761 Составитель А.Алексеев ехред И.Дидык Редактор И. 11 етрова Т Корректор Т,Палий оизводственно-издательский комбинат "Патент", г, Уагор гарина, 101 аказ 219 Тираж КИИПИ Государственного комите 113035, Москва1 Подписноепо изобретениям и открытиям при ГЕНТ СССР -35, Раушская наб., д. 4/5