Устройство коммутации уровней дифференциального сигнала на входе балансного усилителя

ОПИИЗОБРЕТЕНИЯ н 11 502478 Союз Советских Социалистических Респтйик.Кл, Н ОЗГ 1/30 Государственный комите Совета Министров СССР(54) УСТРОЙСТВО КОММУТАЦИИ УРОВНЕЙ ИффЕРЕНЦИАЛЬНОГО СИГНАЛА НА ВХОДЕ БАЛАНСНОГ УСИЛИТЕЛЯосится к радиоэл ьзовано в вычисли хнике, автоматике, воспроизведения измерительных у тропике, ельной и в частно- апомина- нлителях тацнн уровней а входе балансва переходных торых включен 1 м устройства и , два основных жду соответсти общей шиной ния. 1 иство комму го сигнала н одержащее д ждый из ко ующим входого усилителя люченные ме и усилителя вход управле Цель изобретения - повышение быстродействия и точности привязки уровня. В предлагаемое устройство дополнительно введены управляемые нагрузки, например, в виде двух генераторов тока на транзисторах с общим токозадающим резистором в их эмиттерной цепи, и дополнительный транзистор, причем каждый основной транзистор включен по схеме эмиттерного повторителя и эмиттером подключен к коллектору транзистора генератора тока и соответствующему входу балансного усилителя, база дополнительного транзистора подключена к общему входу управления, коллектор - к базам основных транзисторов, а Изобретение от может быть испол измерительной те сти в усилителях ющих устройств, и т. д.Известно устро дифференциально ного усилителя, с конденсатора, ка между соответств входом балансно транзистора, подк вующими входам питания, и общий миттер объединен с эмиттерамн транзистоов генераторов тока.На чертеже представлена принципиальная лектрическая схема устройства. Устроиство содержит переходные конденсаторы 1 и 2, основные транзисторы 3 и 4, каждый из которых включен по схеме эмиттерного повторителя, управляемые нагрузки в виде генераторов тока на транзисторах 5 и 6 и резисторах 7 - 9, дополнительный управляющий транзистор 10, база которого соединена с общим управляющим входом 11 устройства, резистор 12 нагрузки этого транзистора, Устройство подключают ко входу усилителя постоянного тока 13.В исходном состоянии транзистор 10 заперт соответствующим уровнем напряжения на входе 11 строба, а транзисторы 5 и 6 открыты и вследствие парности имеют одинаковые токи коллектора, определяемые напряжением на базе (делитель из резисторов 7 и 8) и эмиттерным резистором 9, Транзисторы 3 и 4 также открыты, через них протекают коллекторные токи транзисторов 5 и 6 соответственно, потенциал базы равен потенциалу коллекторов. В этом режиме конденсаторы 1 и 2 перезаряжаются под действием входных сигналов через низкое выходное сопротивление транзисторовЗи 4,Тираж 102митета Совета Митений и открытийРаушская наб., д 5/6 Изд.246 ЦНИИПИ Государственного к по делам изобр 113035, Москва, ЖПодписцоров СССР 4/5 пография, пр. Сапунова,Спустя некоторое время после появлспич полезного сигнала конденсаторы перезаряжаются, и дифференциальное входное напряжение усилителя 13 становится равным нулю. Непосредственно перед появлением полсзного сигнала транзистор 10 отпирается по входу 11 строба, и транзисторы 5 и 6 запираются. Коллекторный ток транзистора 10, протекая по резистору 12, понижает потенциал баз транзисторов 3 и 4, и последние запираются. Конденсаторы 1 и 2 не имеют теперь цепей для разряда, кроме темновых токов переходов транзисторов 3 - 6 и входного сопротивления усилителя 13, и сохраняют свой заряд. На входе усилителя поддерживается нулевое дифференциальное напряжение, и при появлении полезного сигнала последний прикладывается ко входу усилителя, Дополнительное напряжение, приложенное к его входу в момент подачи сигнала Стробневелико по сравнению с напряжением, поступающим с известных устройств, так как разность емкостей переходов эмиттербаза транзисторов 3 и 4 значительно меньше, чем эта разность у полевых транзисторов, а сопротивление цепей разряда конденсаторов 1 и 2 - одного порядка. Устройство коммутации уровней дифферспциального сигнала на входе балансного усили теля, содержащее два переходных конденсатора, каждый из которых включен между соответствующим входом устройства и входом балансного усилителя, два основных транзистора, подключенные между соответствующими 10 входами усилителя и общей шиной питания, иобщий вход управления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и точности привязки уровня, в него дополнительно введены управляемые нагрузки, например, 15 в виде двух генераторов тока на цранзисторахс общим токозадающим резистором в их эмиттерной цепи, и дополнительный транзистор, причем каждый основной транзистор включен по схеме эмиттерного повторителя и эмиттером 20 подключен к коллектору транзистора генератора тока и соответствующему входу балансного усилителя, база дополнительного транзистора подключена к общему входу управления, коллектор - к базам основных транзисторов, а 25 эмиттер объединен с эмиттерами транзисторовгенераторов тока.