Преобразователь угла поворота вала в код

СОЮЗ СОВЕТСКСОЦИАЛИСТИЧЕСКРЕСПУБЛИК И 9) 01) ЗМ 14 ОМИТЕТЖРЫТИЯМ ГОСУД АРСТВЕНН ПО ИЗОБРЕТЕНИ ПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ ТВУ/24-27 информации ьным стрьйстя быстродействремени переалоговь сточнико ычислите1 7женерно-физически оным повышен ньшения вом ия путем ум одных проце енении сдви енсационных атель угла иницы ступенчатом из-амплитуды комссов пр га фазы видетельство СССР03 М 1/48, 1975.детельство СССР03 М 1/64, 1979,ТБЛЬ УГЛА ПОВОРОТ преобразов код,ульсов,ователиряжений,неясно ко апряже ворота ала содержащий гделитель 2 ч 3,4,5,6 сину усилители 7, синусный вра (СКВТ) 9, ре енерато корми )х на соидальн 8 мощнос щающиися версивньп относится к области слительной техники ан орматорик 10,сче АВТОРСКОМУ СВИДЕТ(57) Изобретениеавтоматики и выч может быть использовано для связ)1478331 1520 30 35 цифровой сумматор 11, циАроаналоговый преобразователь 12, аналоговыесумматоры 13,14, Аазовый детектор15, амплитудный детектор 16, блок17 преобразования напряжения в частоту, компаратор 18, блок 19 выделения модуля, делитель 20 напряжения,селективный Аильтр 23, введены Аормирователи 21 и 22 компенсирующихнапряжений. Преобразователь работает в режиме следящего уравновешивания между углом поворота вала Изобретение относится к автоматике и вычислительной технике и может быть использовано для связианалоговых источников инАормации сциАровым вычислительным устройством,Целью изобретения является повышение быстродействия преобразователя путем уменьшения времени переходных процессов.при ступенчатом изменении сдвига Аазы и амплитуды компенсационных напряжений,На Аиг. 1 представлена структурная схема преобразователя; на Аиг. 2 -структурная схема делителя напряжения; на Аиг, 3 - структурная схемаселективного Аильтра; на Аиг, 4структурная схема Формирователя компенсационного напряжения, на Аиг. 5и 6 - временные диаграммы напряженийформирователей компенсирующих сигналов; на фиг, 7 - временные диаграммы напряжений селективного Аильтра.Преобразователь угла поворота вала в код (Фиг. 1) содержит генератор 1 импульсов, делитель 2 частоты,формирователи 3-6 синусоидальныхнапряжений, усилители 7 и 8 мощности,синусно-косинусный вращающийся трансформатор (СКВТ) 9, реверсивныйсчетчик 10, цифровой сумматор 11,цифроаналоговый преобразователь(ЦАП) 12, аналоговые сумматоры 13 и14, Аазовый 15 и амплитудный 16 детекторы, блок 17 преобразования напряжения в частоту, компаратор 18,блок 19 выделения модуля, делитель20 напряжения, Аормирователи 21 и22 компенсирующих напряжений, селективныи Аильтр 23. Делитель 20 напря" СКВТ 9 и кодом реверсивного счетчика 10, Сущность подавления переходных процессов состоит в одновременной со скачками амплитуды и Аазыкомпенсирующего напряжения подачейна селективный Аильтр 23 четверокимпульсов, компенсирующих Аазовыеи амплитудные переходные процессы.Эти импульсы формируются из выходных напряжений Аормирователей 5 и6 Формирователями 22 и 21 соответственно. 3 з.п. Ф-лы, 7 ил. жения содержит компаратор 24, блок 25 выделения модуля, блок 26 преобразования напряжения в частоту, реверсивный счетчик 27, циАроаналоговый преобразователь (ЦАП) 28, аттенюатор 29, аналоговый сумматор 30. Каждый из формирователей 21 и22 содержит управляемые инверторы 31 и 32, инвертирующие усилители 33 и 34, ключи 35-38, суммирующие интеграторы 39 и 40, элемент 41 задержки, формирователи 42 и 43 импульсов. Селективный Аильтр 23 содержит инвертор 44, аналоговые сумматоры 45 и 46, аналоговый вычитатель 47, дифАеренцирующий элемент 48, интегратор 49, аттенюатор 50.Преобразователь угла поворота вала в код работает следующим образом.От генератора 1 импульсы поступают на делитель 2 частоты. Значения разрядов делителя 2 частоты постулают на формирователи 3 и 4 синусоидальных напряжений, которые преобразуют их соответственно в синусоидальное и косинусоидальное напряжения, которые через усилители 7 и 8 мощности поступают на первый и второй входы СКВТ 9. Компенсационноенапряжение Формируется двумя путями.формирование синусоидального и косинусоидального напряжений со сдвигомфазы, задаваемым кодом, записаннымв ш старших разрядах реверсивногосчетчика 10, осуществляется путемсложения кодов делителя 2 частотыс кодами старших ш разрядов реверсивного счетчика 10 в сумматоре 11 ипреобразования выходного кода сумматора 11 в синусоидальное и косинусоидальное напряжения формирователями 5 и 6 синусоидальных напряжений. Сдвиг фазы выходного синусоидального напряжения формирователя 5 синусоидальных напряжений на величину, задаваемую кодом и младших разрядов реверсивного счетчика 10 осуществля 10 ется путем суммирования в аналоговом сумматоре 13 выходного напряжения формирователя 5 синусоидальных напряжений с промодулированным по амплитуде в перемножающем ПАП 12 кодами15 и младших рязрядов реверсивного счетчика 10 выходным напряжением формирователя б синусоидальных напряжений. Сформированное таким образом компенсирующее напряжение через управляемый делитель 20 напряжения поступает на вход аналогового сумматора 14, который осуществляет вычитание компенсирующего напряжения из выходного напряжения СКВТ 9, Раз 25 ностцое напряжение с выхода аналогового сумматора 14 через селективный фильтр 23 с подавлением переходных процессов поступает на фазовый 15 и амплитудный 16 синхронные детекторы, которые управляются выходными кодами сумматора 11 и осуществляют формирование постоянных напряжений, пропорциональных соответственно фазовому и амплитудному разбалансу выходного напряжения СКВТ 9 и ком пенсирующего напряжения, Выходное напряжение фазового синхронного детектора 15 преобразуется блоком 19 выделения модуля, блоком 17 преобразования напряжения в частоту и ком паратором 18 в последовательность счетных импульсов и сигналнаправление счета , которые управляют формированием кода в реверсивном счетчике 10 до сведения к минимуму 45 разности фаз выходного напряжения СКВТ 9 и компенсационного напряжения, Выходное напряжение амплитудного синхронного детектора 16 преобразуется блоком 25 выделения модуля напряже ния, блоком 26 преобразования напряжения в частоту, компаратором 24 в счетные импульсы и сигнал "Направление счета", которые осуществляют изменение кода в реверсивном счетчике 27, Выходной код реверсивного счетчика 27 осуществляет регулирование коэффициента передачи четырех- квадратного перемножающего ЦАП 28,ца вход которого через аттецюатор 29 поступает компецсирующее напряжение, а выходное напряжение четырехквадрацтного перемецожающего А 1111 28 суммируется в аналоговом сумматоре 30 с компенсирующим напряжением.Коэффициент передачи КуправляемоВго делителя 20 напряжения равенК = К (1- )+ 1 (1) И А А 2 Г где К - коэффициент передачи аттеАнюатора 29,И - код реверсивного счетчика27,Р - количество разрядов реверсивного счетчика 27,При изменении кода У реверсивноРго счетчика 27 от 0 до 2 -1 происходит изменение коэЬЬцпиента передачиК управляемого делителя 20 напряжения от (1+К,) до 1-К (1 -г.-)1 Д г Таким образом, выходное напряжение амплитудного синхронного детектора 16, поступающее на управляющий вход управляемого делителя 20 напряжения, осуществляет регулирование амплитуды компенсирующего напряжения до сведения к минимуму разности амплитуд выходного напряжения СКВТ 9 и компенсирующего напряжения,В процессе отслеживания изменения сдвига фазы выходного напряжения СКВТ 9, изменения фазы и амплитуды компенсирующего напряжения происходят дискретно на величинуквантов Ь. и 63 младшего разряда выходного кода преобразователя.Сущность подавления переходных процессов состоит в одновременной со скачками амплитуды и фазы компенсирующего напряжения подаче на селективный фильтр 23 четырех компенсирующих переходные процессы импульсов, Эти четыре компенсирующие переходные процессы импульсы вызывают в селективном фильтре 23 переходные процессы, величины которых равны по модулю величинам переходных процессов селективного фильтра 23 от скачков амплитуды и Фазы компенсирующих напряжений, цо имеют обратную полярность, чем переходные процессы селективного фильтра от скачков амплитуды и фазы компенсирующего напряжения. Переходные процессы от четырех компенсирующих переход 5ные процессы импульсов и от скачков фазы и амплитуды компенсирующего напряжения, накладываясь друг на друга, взаимно компенсируются. Импульсы, компенсирующие Ааэовые переходные процессы, и импульсы, компенсирующие амплитудные череходные процессы, Аормируются из выходных напряжений формирователей 5 и 6 синусоидальных напряжений соответственно Формирователями 22 и 2 1, В основе работы последних лежит Аормирование треугольных импульсов, являющихся аппроксимациями дельта-Аункции с заданными значениями амплитуды, Входные напряжения Аормирователей 21 и 22 Б зпщ, П,созыв поступают на управляемые инверторы 31 и 32, которые в зависимости от значения напряжений с компараторов 18 и 24 осуществляют переключение знака своего единичного коэАФициента передачи. Выходные сигналы управляемых инверторов 31 и 32 при этомсоответственно равны 1 Ц впЮТ,фБ созОС.Таким образом, в зависимости от направления скачкообразного изменения фазы или амплитуды компенсирующего напряжения, меняется полярность компенсирующих сигналов. Далее из выходного напряжения управляемого инвертора 31 при помощи инвертирующего усилителя 33, аналоговых ключей 35 и 36, суммирующего интегратора 39, Аормирователей 42 и 43 короткого импульса и элемента 41 задержки в момент прихода на второй управляющий (тактовый) вход Аормирователя 21 (22) счетного импульса формируется треугольный первый компенсирующий импульс, который является аппроксимацией дельта-Аункции, По приходу счетных импульсов с выходов блоков 17 и 26 преобразования напряжения в частоту Аормирователи 42 и 43 выделяют первые и вторые короткие импульсы одинаковой длительности, причем второй импульс задержан относительно первого элементом 41 задержки на величину длительности короткого импульса. Первый и второй короткие импульсы открывают последовательно первый и второй аналоговые ключи 35 и 36 и пропускают напряжения с выходов управляемого инвертора 31 и инвертирующего усилителя 33 на входы суммирующего интег 78331 6 5 10На Аиг.5 а, б приведены диаграммы входных напряжений Аормирователя 21 (22) (выходные напряжения третьего и четвертого Аормирователей синусоидальных сигналов Б, зпЯС, ц, созе); на Фиг. 5 г - временная диаграмма первого управляющего сигнала; на фиг. 5 д - временные 15 20,диаграммы выходных напряжений упКоз Афициен т щих усилителей40 где С - длительность короткого имЧпульса;- постоянная времени суммирующих интеграторов 39 и40,Величина дпительности компенсирующего треугольного импульса равна2с равными величинами нарастания и спада.Постоянные интегрирования с, исуммирующих интеграторов 39 и 40 формирователя компенсирующих напряжений определяются амплитудами первых и вторых импульсов подавления фазовых переходных процессов, рав- ными 45 50 55 25 30 35 ратора 39, который преобразует последовательность из двух поступающих на него разнополяриых импульсов в треугольный импульс,Формирование второго компенсирующего импульса с помошью инвертирующего усилителя 34, аналоговых ключей 37 и 38 и суммирующего интегратора 40 осуществляется совершенно аналогично формированию первого компенсирующего импульса равляющих инверторов 31 и 32 соответственно на Фиг, 5 в - диаграммы выходных импульсов блоков 17 и 26 преобразования напряжения в частоту; на диаграммах 5 ж, з - выходные импульсы Аормирователей 42 и 43; на Фиг. 5 и,к,л,м - временные диаграммы выходных напряжений аналоговых ключей 35-38; на фиг. 6 а, б - временные диаграммы сАормированных первого и второго компенсирующих импульсов на выходах суммирующих интеграторов 39 и 40.Величины параметров устройства и сигналов формирователей 21 и 22 имеют следующие величины,усиления инвертирую- К, равенгде Ь = соняо 1Б Ц1 Р о( 1)о о я 1 пуТо 1Ц = Б ьц ----р о (1 Ь с и амплитудами первых и вторых импульсов подавления амплитудных процессов,равными о сояЯС, 1О = О во ---А о О СдЬ С и равны соответственноло =ЯЬг.цо коэААициент передачи аттенюатора 50;частота среза диААеренцирующего элемента 48,Сформированные компенсирующие импульсы поступают на селективный фильтр 23 и вызывают компенсацию переходных процессов, что проиллюстрировано временными диаграммами на Аиг, 7, На Аиг. 7 а, г приведены временные диаграммы счетных и компенсирующих импульсов; на Аиг, 7 в - временные диаграммы напряжений скачка Аазы (или амплитудь 1) компенсирующего напряжения, пунктиром обозначено выходное напряжение селективного фильтра 23 без компенсации переходных процессов и сплошной линией с компенсацией переходных процессов. Таким образом, длительность переходных процессов снижается с величин порядка от одного до нескольких периодов компенсирующего напряжения (сотни микросекунд - десятки миллисекунд) до величины длительности компенсирующего импульса (от сотен наносекунд до нескольких микросекунд). Это позволяет производить цикл отслеживания изменения Аазы выходного напряжения СКВТ 9 несколько раз за период компенсирующего напряжения, что дает возможность повысить быстродействие преобразователя угла поворота вала в код при сохранении его высокой помехоустойчивости к помехам, наводимым на СКВТ 9 и линию связи между СКВТ и электронными устройствами преобразователя угла поворота вала в код бла 15 20 25 30 35 40 45 50 55 годаря наличию н тракте обработки сигналов высокодобротчого селективного фильтра, Экспериментально получено уменьшение длительности переходных процессов до величины порядка нескольких микросекунд.Формула изобретения1. Преобразователь угла поворота вала в код, содержащий генератор импульсов, выход которого соединен с входом делителя частоты, выходы разрядов делителя частоты соединены с первой группой входов циАрового сумматора и входами первого ц второго формирователей синусоидзльцого напряжения, выходы которых через первый и ьгорой усилители мощности соответственно соединены с вхопами синусно-косинусного вращающегося трансформатора, реверсивный счетчик, старшие разряды которого соединены с второй группой входов циАрового сумматора, выходы циАрового сумматора соединень 1 с входами третьего и четвертого Аормирователей синусоидального напряжения, выходы которых соединены соответственно с первым входом первого аналогового сумматора и аналоговым входом циАроаналогового преобразователя, цифровые входы которого подключены к младшим разрядам реверсивного счетчика, а выход соединен с вторым входом первого аналогового сумматора, выход первого аналогового сумматора соединен с информационным входом делителя .напряжений, первый выход которого соединен с первым входом второго аналогового сумматора, выход которого соединен с первым входом селективного фильтра, выход селективцого фильтра соединен с одними входами фазового и амплитудного детекторов, другие входы которых подключены к выходу старшего разряда циАрового сумматора, выход амплитудного детектора соединен с управляющим входом делителя напряжения, выход Фазового детектора через компаратор соединен с управляющим входом реверсивного счетчика, а через последовательно соединенные блок Аормирования модуля и блок преобразования напряжения в частоту - со счетным входом реверсивного счетчика, о т л и ч аю щ и й с я тем, что, с целью ловышения быстродействия преобразовате 147833140 ля, в него введены первый и второйформирователи компенсирующих напряжений, второй и третий выходы делителя напряжения соединены соответственно с первым и вторым управляю 5щими входами первого формирователякомпенсирующих напряжений, выходыкомпаратора и блока преобразованиянапряжения в частоту соединены соответственно с первым и вторым управляющими входами второго Формирователя компенсирующих напряжений, выходы третьего и четвертого формирователей синусоидального напряжениясоединены соответственно с первыми вторым информационными входамипервого и второго Формирователейкомпенсирующих напряжений, первыйи второй выходы которых соединенысоответственно с вторым - пятым входами селективного фильтра, а выходсинусно-косинусного вращающегосятрансформатора соединен с вторым входом второго аналогового сумматора.2, Преобразователь по п, 1, о тл и ч а ю щ и й с я тем, что делитель напряжения содержит компаратор,блок выделения модуля, блок преобразования напряжения в частоту, реверсивный счетчик, цифроаналоговый преобразователь, аттенюатор и аналоговыйсумматор, вход аттенюатора являетсяинформационным входом делителя напряжения и соединен с первым входоманалогового сумматора, вход компаратора является управляющим входомделителя напряжения и соединен свходом блока выделения модуля, выходкоторого через блок преобразованиянапряжения в частоту соединен сосчетным входом реверсивного счетчика, управляющий вход которого подключен к выходу компаратора, а выходы соединены с цифровыми входамицифроаналогового преобразователя, 45аналоговый вход цифроаналоговогопреобразователя соедИнен с выходоматтенюатора, а выход - с вторымвходом аналогового сумматора, выходкоторого, выходы компаратора и блока преобразования напряжения в частоту являются соответственно первым,вторым и третьим выходами делителянапряжения,3. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что Формирователь компенсирующих напряженийсодержит два управляемых инвертора,два инвертирующих усилителя, четыре ключа, два суммирующих интегратора,элемент задержки и два Формирователя импульсов, информационные входыпервого и второго управляемых инвер 1 оров являются соответственно первым и вторым информационными входами формирователя компенсирующих напряжений, управляющий вход первогоуправляемого инвертора являетсяпервым управляющим входом Формирователя компенсирующих напряжений исоединен с управляющим входом второго управляемого инвертора, вход первого Формирователя импульсов является вторым управляющим входом Формирователя компенсирующих напряжений и через элемент задержки соединен с входом второго формирователяимпульсов, выход первого управляемого инвертора соединен с информационным входом первого ключа, а через первый инвертирующий усилитель -с информационным входом второго ключа, выход второго управляемого инвертора соединен с информационнымвходом третьего ключа, а через второй инвертирующий усилитель - с информационным входом четвертого ключа, выход первого формирователяимпульсов соединен с управляющимивходами первого и третьего ключей,выход второго формирователя импульсов соединен с управляющими входамивторого и четвертого ключей, выходыпервого и второго ключей соединеныс входами первого суммирующего интегратора, выходы третьего и четвертого ключей соединены с входами второго суммирующего интегратора, выходы первого и второго суммирующихинтеграторов являются соответственно первым и вторым выходами Формирователя компенсирующих напряжений,4. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что селективный Фильтр содержит инвертор, два аналоговых сумматора, вычитатель,дифференцирующий элемент, интегратор и аттенюатор, с первого по четвертый входы первого аналогового сумматора и вход инвертора являются соответственно с первого по пятый входами селективного фильтра, первый вход первого аналогового сумматора соединен с первым входом второго аналогового сумматора, выход инвертора соединен с вторым входом второго аналогового сумматора и пятымвходом первого аналогового сумматора, выход первого аналогового сумматора через дифференцирующий элемент соединен с прямым входом вычитателя, инверсный вход которого подключен к выходу второго аналоговогосумматора, а выход соединен с входом интегратора, выход интегратора является выходом селективного фильтра и через аттенюатор соединен с шестым входом первого аналогового сумматора,У1478331 ие. и ороль едактор Н.Лазаренко Т Коррект аказ 2372/54 Тираж 885 ПодписноеНИИПИ Государственного комитета по изобретениям и при ГКНТ СС113035, Москва, Ж, Раушская наб. тельский комбинат "Патент", г,Ужгород,агарина,101 роизводствен оставитель А.Смирнехред М.Ходанич открытиям