Формирующая схема задержки импульсныхсигналов

Номер патента: 1104655

Опубликовано: 23.07.1984

Автор: Рыченков

МПК: H03H 7/32

Метки: задержки, сигналов

...25, управляемые вентили 26-29, к выходам которых подключено индикаторное устройство 30. К единичному входу первого контрольного триггера 23 подключен выход второго элемента ИЛИ 21, нулевой вход первого контрольного триггера 23 подключен к входной клемме10 Устройство работает:следующимобразом. устройства, единичный и нулевой вхо-; . ды второго контрольного триггера 25 подключены к установочным входам формирователя 22 сигналов сбоя, соединенным соответственно с входной и первой выходной клеммами устройства.Устройство содержит также блок 21 коррекции временной погрешности, состоящий из генератора 32 импульсов высокой частоты (частота которого в п раз больше частоты задающего генератора 2), триггера 33, первого и второго элементов ИЛИ 34 и...

Номер патента: 516182

Опубликовано: 30.05.1976

Автор: Волков

МПК: H03K 3/64

Метки: генератор, длительности, импульсов, последовательности, прямоугольных, случайной

...13 и 14, - 14 объединены и подключены и подключены к соответствующим выходам триггера 10, а вторые входы элементов совпадения 13 - 13, и 14 - 14 подключены к выходам соответствующих амплитудных селекторов 2, - 2. Второй вход выходного триггера 10 подключен к выходам элементов совпадения 15, - 15 формирователя параметров 11 случайных выходных сигналов, а второй выход выходного триггера 10 соединен с вторым входом элемента совпадения 16. Вторые входы триггеров 17, - 17 формирователя 11 подключены к выходам коммутирующего устройства 18.В формирователе 11 имеется также генератор тактовых импульсов 19 и кольцевой счетчик 20, Выход 21 подключен к одному пз выходов выходного триггера 10.Генератор случайной последовательности прямоугольных...

Номер патента: 720712

Опубликовано: 05.03.1980

Авторы: Качковская, Петухов

МПК: H03K 5/18

Метки: включения, времени, выключения, задержки, контролируемой, схемы

...микросхемах. Формирователь предельно допустимого времени задержки строится, например,с помощью последовательно соединенных интегральных инверторов или регулируемых задержек. С входа и выхода контролируемой схе- З 5 мы соответственно на входные шины 11 (12) и 13 (14) блоков управления фазой входногс и выходного сигналов 1, 3 поступают контролируемые сигналы, С входа40 контролируемой схемы на шину 11 сигналы подаются в случае положительного входного сигнала и на шину 12 - в слулчае отрицательного входного сигнала. Аналогично подаются сигналы с выхода45 контролируемой схемы на шины 13 и 14.Таким образом при любой полярности входного и выходного сигнала контролируемой схемы на выходах блоков 1 и 3 формируются положительные...

Номер патента: 866726

Опубликовано: 23.09.1981

Авторы: Брихара, Бутько

МПК: H03K 5/13

Метки: задержки, сигналов, частотно-импульсных

...элемента 5 имеется отрицательный сигнал, сигнал на выходе интегрирующегб операционного 6усилителя 6 максимален и положителен,длительность импульсов, вырабатываемых заторможенными генераторами 1-1 -2-и максимальна,При подаче на вход устройства длязадержки первого импульса из однополярной частотно-импульсной последовательности сигнал пройдет толькона вход первого элемента И 11-1,таккак в исходном состоянии на второйвход указанного элемента И подаетсясигнал "Логическая единица" черезэлемент НЕ с выхода заторможенногогенератора 1-1, Генератор 1-1 импульсов срабатывает и вырабатывает импульс, длительность которого максимальна и определяется величиной напряжения, снимаемого с интегрирующего операционного усилителя 6.Выходное напряжение...

Номер патента: 938383

Опубликовано: 23.06.1982

Авторы: Ерастов, Миронычев, Обровец, Прусаков

МПК: H03K 5/159

Метки: аналоговых, задержки, сигналов

...вход которого образует вход устройства, а выход соединен с входами регистров 2 и 3 сдвига, выходы которых через дифференцирующие цепи 4 и 5 подключены к входам ЙЭ -триггера 6, выход триггера 6 соединен с входом преобразователя 7 ЧМ сигнала в анапоговый, выход которого образует выход устройства, При этом генератор 8 тактовых импульсов, подключен к шинам продвижения регистров 2 и Э через управляемые делители 9 и 10 частоты, управляющие входы которых через дифференцидющие цепи 11 и 12 подключены к входам регистров 2 и 3.Используемые узлы известны разработчикам и легко выпопнимы на основе серийно выпускаемых интегральных микросхем (ИМС). Преобразователь 1 аналогового сигнала в ЧМ может быть реализован, например, в виде управляемого...