Устройство для управления -пульсным выпрямителем

;.:л, 4" .-=- РЕСПУБЛИК й 9) БО (и) 51) 4 Н 02 М 7/ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ и НИЯ ОБ ПЬСТВУ-07 716/247.862.87.лаевсктут имРябень бования по кач напряжения. 11 е ление неканони ники выпеобразоваскои г яжения в прнальными сисловленнойитающей сет рямленного нап телях с многок тем есимметриУстройным выпря ов и Н ,316,7 орское О, кл. ское с ия т-пуль е в формировати импульс напряжени з одно- катп/2 одержиз которых включенны лок раз(54) УСТРОЙСТВО ДЛЯ ПУЛЬСНЫМ ВЫПРЯМИТЕ (57) Изобретение ротехнике и может в преобразователь равления многофаз к которым предъяв АВЛЕНИЯ щатор, а также п/2 умматора 9, вычислитель углов 13, функциональ- а ый преобразователь 12, вания управляющих имик 11 управляющего меритель 14 модуля Я ым(21) 409 (22) 28, (46) 30. (71) Никный инст (72) В.М Г,В.Павл (53) 62 1 (56) Авт Кф 106912АвторУ 112706 Бюл. 9 48ий кораблестроительадм. С,О.Макаровакий, Б.Н.Пекер,К.Тистол7 (088.8)свидетельство СССРН 02 М 7/12, 1984.идетельство СССРН 02 М 7/12, 1984,тносится к электбыть использовано ой технике для упи выпрямителями, яются высокие треуправления, об ей напряжений ство для управ мителем содерж последовательн фазного сетево нала 2, каждый последовательн вертки и компа двухвходовых с корректирующих ный арккосинус блок 10 формир пульсов, источ напряжения и и тву выпрямленного изобретения - появ1363405 и аргумента ьс несимметрии напряжений сети. Первый управляющий вход вычислителя корректирующих углов подсоединен к выходу генератора симметричной последовательности импульсов,а второй через элемент ИЛИ - к выИзобретение относится к электротехнике и может быть использовано в преобразовательной технике для управления многофазными выпрямителями, к которым предъявляются высокие требования.по качеству выходного напряжения и тока,Цель изобретения - повышение эффективности компенсации неканомической гармоникивыпрямленного напряжения, обусловленной несимметрией напря" жений питающей сети при сохранении высокой симметрии формирования управляющих импульсов. 1 гНа фиг.1 изображена блок-схема устройства; на фиг.2 - блок-схема вычислителя корректирующих углов; на фиг.3 - принципиальная схема узла согласования, содержащегося в блоках 20 развертки.6На фиг,1 изображены формирователь 1 в-кратной частоте сети симметричной последовательности импульсов из однофазного сетевого напряжения, под ключенный к линейному напряжению П питающей сети, распределитель импульсов на ш/2 канала 2, выход каждого из которых подключен к установочному входу блока развертки 3, а 30 вход 4 подключен к выходу распределителя 2. Блок развертки 3 состоит из генератора высокочастотной последовательности импульсов 5, блока согласования 6 и счетчика 7 импульсов, . При этом, выход генератора 5 подключен ко второму входу блока 6, а оба выхода последнего подключены соответственно к суммирующему и обнуляющему входам счетчика импульсов. Выходы блоков развертки 3 подсоединены к первым входам компараторов 8, ко вторым входам которых подключены выходы двухвходовых сумматоров 9, Выход каждого компаратора подключен к ходам компараторов. Вычислитель корректирующих углов 13 формирует корректирующие углы в соответствии с заданным алгоритмом и выполнен на цифровых элементах, 1 з,п. ф-лы, 3 ил.,2 табл. обнуляющему входу блока развертки 3 и одновременно ко входам блока формирования управляющих импульсов 10, вторая группа которых подключена к фазам трехфазного напряжения сети. Первые входы сумматоров 9 подключены к источнику управляющего напряжения 11 через арккосинусный преобразователь 12. Вторые входы каждого сумматора подключены к соответствующим выходам вычислителя корректирующих углов 13, первый информационный вход которого подключен к выходу .аркко- синусного преобразователя 12, а второй и третий информационные входы - к выходам измерителя 14 параметров несимметрии сети, содержащих соответственно информацию о модуле и аргументе несимметрии сети. Первый управляющий вход блока 13 подключен к выходам компараторов 8 через элемент ИЛИ 15, а второй - к выходу блока 1,Вычислитель корректирующих углов (фиг.2) содержит блок входных регистров 16, первый и второй выходы которого подключены ко входам блоков логарифмирования 17 и 18. Первый и третий выходы блока 16 подключены к первому и второму входам блока вычисления угла 19, содержащего двухвходовый сумматор 20.и арифметико-логическое устройство 21 (АПУ), При этом входы сумматора 20 являются первым и вторым входами блока 19, выход узла 20 подключен к первому входу устройства 21, а второй и информационный вход его, являющийся третьим входом блока 19, подключен к формирователю 22 кода числа, равного Т/3, Управляющий вход устройства 21 и блока 19 подключен к выходу блока формирования команд 23, содержащему генератор 24, суммирующий счетчик 25 и постоянное ,запоминающее устройство 26, Выход ге 1363405нератора 24 подключен к суммирующемувходу счетчика импульсов 25, выходыего подсоединены ко входам узла 26.Обнуляющий вход счетчика 25 подключенко второму управляющему входу вычислителя корректирующих углов 13, Выходы блоков 17 и 18 подключены кпервым двум входам блока суммирования 27, а третий вход ега подключенк выходу блока вычисления угла 19через блок логарифмирования 28, Выход блока 27 через блок вычисленияантилогарифма 29 подсоединен ковходу демультиплексора 30, управляющий вход которого подключен к выходу блока формирования команд 23,Выходы блока 30 подсоединены к соответствующим входам блока выходныхрегистров 31, управляющий вход ко-торого подключен к первому управляющему входу вычислителя корректирующих угловПринципиальная схема блока согласования приведена на Фиг3. Инверторы 32 и 33 связывают обнуляющий иустановочный входы блока с К-Б триггерами 34, Прямой выход триггера 34подключен к первому входу элементаИ 35, второй вход которого соединенс выходом генератора 5, Выход элемента И 35 подключается к суммирующемувходу счетчика 7. Инверсный выходтриггера 34 через блок задержки наэлементах 36 и 37 подключается к обнуляющему входу счетчика 7.Устройство работает следующим образом,формирователь 1 формирует из линейнога напряжения Пдв симметричнуюпоследовательность импульсов частотыЫ (Е - частота сети). Эта последовательность распределителем 2 распределяется па каналам таким образом, что первый импульс, Формируемыйв момент перехода напряжения Пдв через нуль, распределяется в первыйканал (верхний на фиг.1). Остальныеимпульсы распределяются по каналам синтервалам 2/3, Импульсы с выходаблока 2 поступают на входы блоков согласования и через инвертор 32 перебрасывают К-Б триггер 34 в состояние,при котором на его прямом выходепоявляется сигнал, соответствующийлогической единице. Этот сигнал дает разрешение элементу И 35 пропускать на вход счетчика 7 (фиг.1) импульсы с выхода генератора 5. При поступлении импульсов на вход счет,чика 7 на его выходе появится двойной кад, увеличивающийся во времени.5В момент времени, когда выходной кодсчетчика 7 будет равен двоичному кодусигнала, поступающего с выхоца еумматора 9, компаратар 8 ьь;дает сигнал(единичный импульс), который одновре-.менна подается на вход блока 10 дляформирования управляющего импульса,на второй управляюг ий вход вычислителя корректирующих углов 13 как команда на ввод информации во входные 15 Регистры блока 13.Этим обеспечивается запись информации с блока 14 о параметрах несимметрии и, с аркакссинуснаго преобразователя 12, о рабочем угле включениявентилей. Одновременно импульс с выхода компаратора 8 поступает на абнуляющий вход генератора развертки(на вход инвертора 33, фиг.3) и переводит К-Б триггер 34 в нулевое сос таяние. Этим обеспечивается запирание ключевого элемента 35 и импульсс генератора 5 (Фиг.1) не будет поступать на суммирующий вход счетчика7. В то же время импульс с инверсно га выхода К-Б триггера через задержку, обеспечиваемую элементами 36 и37, поступает на абнуляющий входсчетчика 7 и абнуляет его выход. Информация, поступающая на вход компаратора 8 с выхода сумматора 9, представляет собой алгебраическую суммууправляющего сигнала и сигнала, поступающего на второй вход сумматора ссоответствующего выхода вычислителя 40корректирующих углов 13. На каждомвыходе вычислителя 13 появляется сиг;нал, пропорциональный требуемой величине корректирующего угла с момента подачи на первый управляющий входего импульса с выхода формирователя 1.45Величина корректирующих сигналоввычисляется вычислителем 13 в соответствии с формулами:й Ы = -т - соя (м, + ьч - Т /3) Е з 1 п о ГЬЫс = , соя(ы, + Ьс + 1 /3)зпс55 фсГсвИх реализация осуществляется вычислителем 13 (фиг.2), Запись ин 1363405формации в блок входных регистров осуществляется при подаче импульса на второй управляющий вход с выхода компараторов 8. На первый вход блока 13 информация о величине угла включения вентилей первого канала поступает с выхода арккосинусного преобразователя 11 (фиг;1). На второй и третий информационные входы блока 13 информация о модуле Я и аргументе Ьнесимметрии поступает с выхода измерителя 14 параметров несимметрии.Учитывая сложность реализации умножения,в цифровой форме записи ин формации, вычисление корректирующих углов ЬК; проще реализовать в лога,рифмическом масштабе. В этом случае вычиспение сводится к выполнению операций, соответствующих логарифмированию, суммированию и вьчислению антилогарифма. При этом, выполнение ,операций логарифмирования и вычисления антилогарифма реализуется с помощью программируемых постоянных за поминающих устройств.Блок входных регистров 16 выполнен с открытым выходом, поэтому записанная в нем информация сразу же подается на входы последующих блоков блоков логарифмирования 17 и 18 и на входы сумматора 20 блока вычисления угла 19, Информация с выходов блоков 17 и 18 поступает на первые два входа блока 27. При этом, на первом входе сумматора 27 будет иметь место35 информация, соОтветствующая 1 п(1/э 1 пМ) а на втором - информация, соответствующая 1 п Г.40Информация с выхода сумматора 20 блока 19, определяемая суммой О + ь(, поступает на первый вход арифметикологического устройства (АЛУ) 21, на второй информационный вход которого подается код сигнала, пропорционального числу и/3. Вычисление каждого иэ трех возможных значений угла=0,+6(/+ и /3Е, =К+ Ч- и/3осуществляется по командам, поступающим на управляющий вход Б АЛУ 21 с блока формирования команд 23,Формирование команд в блоке 23 осуществляется следующим образом. При подаче на вход вычислителя13 импульса на ввод информации этимимпульсом осуществляется обнулениесчетчика 25. После этого счетчик начинает считать импульсы, поступающиес генератора 24 и на выходе счетчикапоявляется изменяющийся двоичный код,который в дешифраторе команд 26 преобразуется в код для управления АЛУ21 и регистрами демультиплексора 30.С выхода блока вычисления угла 19информация через блок логарифмирования28 подается на третий вход сумматора27, В результате на его выходе поочередно появляется информация означениях корректирующих углов, представленная в логарифмическом масштабеПосле осуществления операции вычисления антилогарифма в блоке 29 информация подается на вход демультиплексора 30. Вывод информации в блоквыходных регистров осуществляетсяпо тем же командам, что и вычислениеугла, формируемым блоком 19. Выводинформации на сумматоры 9 (фиг.1)производится путем подачи импульсас выхода генератора 1 на управляющиевходы блока выходных регистров,Блок 2 может быть выполнен совместно с генератором 1. При обеспечении высокой точности управления икомпенсации неканонической гармоникицелесообразно повьнпать разрядностьобрабатываемой информации. При шестнадцатиразрядном двоичном слове блоксчетчиков 7 состоит из четырех асинхронных двоичных четырехразрядныхсчетчиков, соединенных последовательно, Блок 8 компараторов может бытьвыполнен на четырех компараторах,каждый из которых может сравниватьдва четырехразрядных числа. Блок формирования импульсов 10 выполняетфункции распределения трех последовательностей импульсов, следующих с удвоенной частотой сети в шесть последовательностей, следующих с частотойсети, а также обеспечивает требуемыедлительность и мощность,Блок сумматоров 9 может быть выполнен на четырех четырехразрядных сумматорах. Блок входных регистров (фиг,2) состоит из трех 16-ти разрядных регистров. Их реализация может быть осуществлена на 8-разрядных сдвиговых регистрах. Задержка в выполнении записи информации в этих регистрах не превьппает 30 нс. Блоки 17, 136340518 и 28 вычисления логарифма и 29 вычисления антилогарифма имеют идентичную реализацию, выполняемую на программируемых постоянных запоми нающих устройствах или на программируемьж логических матрицах, в которых определенному слову на адресных входах ставится в соответствие опреде- ленное, заранее запрограммированное слово на информационных выходах.При реализации блока 28 логарифмирования косинуса необходимо учитывать, что логарифм может принимать отрицательное значениеСледователь но, на входе этого блока необходимо формировать число С = 1 п(созе) и один разряд выходного слова отвести для передачи знака числа созЯ на вход блока 27 для формирования в последнем правильного знака корректирующего угла. Максимальное время задержки каждого блока составляет не более 80 нс,В блоке 19 вычисления угла АЛУ 21 25 работает в зависимости от сигналов на управляющих входах, формируемых блбком 23.Для указанных микросхем коды команд на управляющих входах для каж дой операции соответствуют табл,1Блок 30 демультиплексора представляет собой блок, состоящий из трех 16-разрядных регистров, реализованных аналогично блоку 16. Синхронизи рующие входы регистров подключены к выходу блока 23 формирования команд, формирующего сигналы разрешения записи в один из регистров.Блок формирования команд содержит 40 описанные ранее элементы.Для последовательного вычисления формул на управляющие входы АЛУ 21 блока 19 необходимо последовательно подавать сигналы в соответствии с табл.1, С учетом времени задержки всей схемы вычислительного блока код операции должен сохраняться в течение0,5 мкс после начала вычислений по одной из формул, что обеспечивает 50 надежное получение результатов, Через 0,5 мкс результат вычислений должен быть записан в один из регистров блока 30, Операция режима демультиплексирования отражена в табл.2. 55Применение устройства позволяет существенно (в 20-10 С раз) снизить амплитуду неканонической гармоники выпрямленного напряжения, обусловленной несимметрией напряжений сети в диапазоне углов включения вентилей (ы. 20-90),Формула изобретения1. Устройство для управления шпульсным выпрямителем, содержащее последовательно включенные формирователь ш-кратной частоте сети симметричной последовательности импульсов из однофазного сетевого напряжения, распределитель импульсов по ш каналам, а в каждом канале - последовательно включенные блок развертки, пер. вый вход компаратора и источник управляющего. сигнала, о т л и ч а ю - щ е е с я тем, что, с целью повыше ния эффективности компенсации неканонической гармоники. выпрямленного напряжения, обусловленной несимметрией напряжений питающей сети при сохранении высокой симметрии формирования управляющих импульсов, распределитель импульсов выполнен с ш/2 выходными каналами, а устройство снабжено тремя двухвходовыми сумматорами, вычислителем корректирующих углов, содержащим первый йод, второй б дс и третий ЬЫ информационные выходы, первый К , второй Й и третий Е информационные входы, первый и второй управляющие входы, измерителем параметров несимметрии напряжений сети функциональным арккосинусным преобразователем, блоком формирования управляющих импульсов с двумя группами. входов и элементом ИЛИ, причем вторые входы компараторов подключены к выходам сумматоров, первые входы которых подсоединены к источнику управляющего сигнала через функциональный арккосинусный преобразователь, а вторые - соответственно к первому, второму и третьему выходам вычислителя корректирующих углов, первый информационный вход которого подсоединен к выходу арккосинусного преобразователя, а второй и третий входы - к выходам измерителя параметров несиммет-, рии напряжений сети соответственно модуля и аргумента, первый управляющий вход вычислителя корректирующих углов подсоединен к выходу формирователя ш-кратной частоте сети симметричной последовательности импульсов из однофазного сетевого напряжения,1363405 10 а второй - к выходам компараторовчерез элемент ИЛИ, выходы компараторов каждого канала подключены к обнуляющим входам соответствующих блоков развертки и к входам первой группы блока формирования управляющихимпульсов, вторая группа входов которого, а также входы измерителя параметров несимметрии предназначены дляподключения к шинам трехфазной сетипричем зависимость выходных сигналовот входных вычислителя корректирующихуглов следующая: соединены к первым двум входам сумматора, первый и третий выходы блоков входных регистров подсоединенык первым двум входам блока вычисления угла, к третьему входу которогоподключен формирователь кода числай /3; управляющий вход блока вычис.ления угла подсоединен к выходу бло 10 15 2. Устройство по п.1, о т л и ч аю щ е е с я тем, что вычислитель корректирующих углов содержит блок входных регистров, содержащий первый, второй и третий информационные входы, являющиеся входами вычислителя корректирующих углов, первый, второй и третий информационные выходы и входы управления, три блока логарифмирования, блок вычисления угла, содержащий три информационных входа, один информационный выход и один управляющий вход, блок суммирования, содержащий три информационных входа и один выход, блок вычисления анти- логарифма, демультиплексор с одним информационным, одним управляющим входами и тремя информационными выходами, блок входных регистров с тремя информационными и одним управляющим входами, являющимися информационными выходами вычислителя коррекТаблица 1 Управляющие входы О ( 2 0 1 0 1 0 0 О Я =+69 1 Ц = Ж+ьу+7/3 0 С = ь+-и/3 0 0 ЯЬьд = . сов(М, +( - 1 /3), впс 6 ЬМАсоз(М + Ь( + и /3) р Е вп ЯЬМ = -т - сов(М + Ь ) .ц зп 20 25 ЗД 35 40 45 тпрующих углов и блокам Формированиякоманд, причем вход управления блокавходных регистров подсоединен ко второму управляющему входу вычислителякорректирующих углов, первый и второй выходы блока входных регистровподсоединены к соответствующим блокамлогарифмирования, выходы которых подка формирования команд, вход которого подсоединен ко второму управляющему входу вычислителя корректирующих углов, а выход блока вычисления угла через третий блок логарифмирования подсоединен к третьему входу блока суммирования; выход последнего через блок вычисления анти- логарифма подсоединен к входу демультиплексора, управляющий вход которого подключен к выходу блока формирования команд, а выходы демультиплексора подсоединены к соответствующим входам блока выходных регистров, управляющий вход которого подсоединен к первому управляющему входу вычислителя корректирующих углов, причем блок вычисления угла содержит двухвходовый сумматор, входы которого являются первым и вторым входами блока, и арифметико-логическое устройство, первый вход которого подсоединен к выходу сумматора, второй вход подсоединен к третьему входу блока вычисления угла, а управляющий вход является управляющим входом блока вычисления угла, причем арифметико-логическое устройство запрограммировано согласно прилагаемой таблице,ОперацияБ, С,12 1363405 Таблица Операция,вы. полненКод на выходах дешифратора Код на выходах счетчикаЧисло Время,мкс пуль 0 э 0 0 О, Оа а, о,Оэ ная вычислисов генетелемкорректуглов ратора 0 0 0 0 0 0 0 О О 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 0 1 1 1 1 0 0 0 0 0 1 1 1. 1 1 1 0 0 0 0 1 0 0 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 1 0 0,1 0 0,5 1 0 Вычисление значенийьс ВС 0 О ЗаписьзначенияыВС 0 1 1 0 1 0 0 1 1 0 0 0 1 1 1, 1 0 0 1 1 0 0 1 0 0 . 0 1 0 0 1 1 0 0 1 0 0 . 1 1 0 О 1 1 О О 0 О Вычисление значения 0 десАС/ 0 Тираж б 59 ВНИИПИ Государственногопо делам изобретений 113035, Москва, Ж, Рау одписное комитета СССР и открытийская наб., д роизв венно-полиграфическое предприятие, г. Ужгород, у тная,