Устройство для распознавания образов

(19) (11) а) 4 С 06 К 9 00 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Устиновский механический институт(56) Патент США У 3820072, . кл. 340-149 А, 1974Авторское свидетельство СССР 9 638987, кл, С 06 К 9/00, 1976. (54) УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ ОБРАЗОВ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля качества прецизионных лентопротяжных механизмов, например для выявления некачественных узлов вращения или вибрирующих направляющих, или,стоек. Целью изобретения являетсяповьппение надежности устройства.Укаэанная цель достигается в устройстве, содержащем блок датчиков, блокусилителей, аналого-цифровой преобразователь, блок управления, вычи.татель, три блока памяти, элементИЛИ-НЕ и индикаторы, тем, что в него введены йервый и второй фнльтрируницие элементы, детектор, дифференцирующий элемент, первый и второйключи, источники опорного напряжения, элемент ИЛИ, триггер, формирователь импульсов, де)пифратор, первый,второй и третий счетчики, инвертор,блок элементов ИЛИ, первый и второйэлементы задержки, сумматор, блокпостоянной памяти и коммутатор.1 э.п. ф-лы, 3 ил.1 1Изобретение относится к автоматике и вычислительной технике и можетбыть использовано, в частности, дляконтроля качества прецизионных лентопротяжных механизмов.Цель изобретения - повышение надежности распознавания.На фиг. 1 представлена структурная схема устройства; на фиг. 2схема блока управления; на фиг. 3 -пример конкретного выполнения триггера.Устройство (Фиг. 1) содержит блок1 датчиков сигналов, блок 2 усилителей, первый 3, второй 4 и третий5 блоки памяти, аналого-циФровойпреобразователь (АЦП) 6, блок 7управления, вычитатель 8, индикаторы 9, элемент ИЛИ-НЕ 10, коммутатор11, первый 12 и второй 13 фильтрующие элементы, детектор 14, дифференцирующий элемент 15 первый 16 ивторой 17 ключи, первый 18 и второй19 компараторы, первый 20 и второй21 источники опорного напряжения,элемент ИЛИ 22, триггер 23, формирователь 24 импульсов, дешифратор 25,первый 26, второй 27 и третий 28счетчики, инвертор 29, блок 30 элементов ИЛИ, первый 31 и второй 32элементы задержки, сумматор 33 иблок 34 постоянной памяти.Блок 7 управления (фиг 2) содержит первый 35 и второй 36 триггеры,первый 37, второй 38 и третий 39элементы И, первый 40 и второй 41элементы ИЛИ, коммутатор 42, выполненный в виде сдвоенного тумблера,и генератор 43 импульсов. Коммутатор42 показан в положении "Обучение" .Триггер 23 (фиг. 3) состоит издинамического триггера 44 и элемента И 45,Устройство работает следующимобразом.В режиме обучения распознаваниюобъектов, например прецизионных лентопротяжных механизмов с движущимися узлами, в объекте распознаваниякрепятся датчики. Датчики могут бытьразличного исполнения, реагирующие,например, на механические возбуждения, ускорения, перемещения илиреагирующие на акустические сигналыпо трем взаимно перпендикулярнымкоординатам. Датчики необходимо располагать в наиболее ответственныхучастках диагностируемого объекта 361589 2нли в местах, экспериментально подобранных для распознавания максимально большего числа возможных состояний диагностируемого объекта.5Процесс обучения начинается подачей импульса "Пуск" на первыйвход устройства, По этому сигналупроисходит установка в нолЪ первого26 и второго 27 счетчиков и установка в единичное состояние триггеров35 и 36 блока 7 управления, причемустановка, триггера 36 в единичноесостояние происходит передним фронтом сигнала с выхода триггера 35.Кроме того, по переднему фронту это"го импульса формирователь 24 формирует импульс, по которому происходитподготовка АЦП 6 и триггера 23 (Фиг. 3)к работе. На время действия импульса с выхода формирователя 24 первыйключ 16 пропускает на свой выходпервое опорное напряжение, котороезаведомо берется большим второго 25 опорного напряжения. Первый компаратор 18 в этом случае имеет насвоем выходе нулевой потенциал. Поокончании времени действия импульсас выхода формирователя 24 первый З 0 ключ 16 переключает на свой выходнапряжение с выхода дифференцирующего элемента 15. Когда установив 1шееся значение напряжения на выходедифференцирующего элемента 15 станет меньше второго опорного напряжения, триггер 23 устанавливается вединичное состояние положительнымФронтом с выхода первого компаратора 18 и производит запуск АЦП 6 40 передним Фронтом своего выходногосигнала. Необходимость определениямомента установившегося сигнала навыходе второго Фильтрующего элемента 13 вызвана присутствием переход ных процессов в измеряемом сигналепри переключении сигналов с блока 1датчиков с помощью коммутатора 11 ипереключением отдельных полос первого Фильтрующего элемента 12,Три сигнала с блока 1 по координатам Х, У и Е усиливаются блоком2 усилителей и подаются на аналоговый коммутатор 11, который пропускает на свой выход только один извходных сигналов в зависимости отсостояния счетчика 26, дешифрируемого дешифратором 25. Этот сигнал поступает на первый фильтрующий элемент 12, выполненный в виде управля з 13емой гребенки фильтров. Амплитудночастотная характеристика этого фильтрующего элемента является регулируемой и пропускает только определеннуючасть спектра входного сигнала, зависящую от кода на выходе счетчика 27.У выбранной части спектра входногосигнала выделяется огибающая на детекторе 14 и отфильтровываются сигналы несущей частоты на втором фильтрующем элементе 13, выполненном ввиде фильтра нижних частот. Напряжение с выхода второго элемента 13поступает на АЦП 6, где происходитпреобразование его в цифровой кодпо переднему фронту сигнала с выхода триггера 23. По окончании преобразования АЦП 6 формирует положительный фронт на втором выходе, которыйчерез третий вход блока 7 управле-ния и открытый элемент И 39 по входу коммутатора 42 проходит на второйвыход блока 7 управления. Этот сигнал далее поступает на синхронизирующий вход записи второго блока 4памяти. По его переднему фронту происходит запись цифрового кода с выхода АЦП 6 в соответствующую ячейкупамяти. Адрес ячейки блока 4 памятиопределяется цифровым кодом на втором счетчике 27, разрешающим сигна"лом на одном из выходов дешифратора 25 и кодом на выходе блока 30элементов ИЛИ. Код на выходе блока30 повторяет код на выходе второгоключа 17, открытого разрешающимсигналом с четвертого выхода блока7 управления, и, следовательно, код,задаваемый вручную на первой группевходов устройства, поступает натретью группу адресных входов второго блока 4 памяти. При обучении1датчики устанавливаются на объекте,в заранее выбранные места, и на первой группе входов устройства устанавливается код образа,Блок 30 элементов ИЛИ осуществляет дизьюнкцию сигналов с соответствующих выходов второго ключа 17 итретьего счетчика 28, В режиме обучения, т.е. записи информации вовторой блок 4 памяти, третий счетчик28 находится в нулевом состоянии подвоздействием сигнала с выхода инвертора 29 и, следовательно, на выходах блока 30 элементов ИЛИ имеется код первой группы входов устройства. В ре-.жиме распознавания второй ключ 1755 ние, снимая тем самым разрешениена работу блока памяти, и путем запрета установки триггера 23 в еди- .ничное состояние запрещает работуАЦП 6. Нулевой уровень сигнала с выхода триггера 36 закрывает элемент И38, запрещая прохождение импульсовна вход первого счетчика 26, Код навыходе последнего не изменяется и 615894закрыт нулевым сигналом с четвертоговыхода блока 7 управления и, следовательно, никаких сигналов на выходе второго ключа 17 нет. Это происходит по той причине, что второйключ 17 не является запоминающимустройством, а выполнен на основекомбинаторной логики. При подаче нулевого сигнала на управляющий входна входах элементов ИЛИ-НЕ имеетсянулевой сигнал, не мешающий прохождению кода счетчика 28 через блок 30элементов ИЛИ на адресные входы блоков 4 памяти. По переднему фронтусигнала конца преобразования со служебного выхода АЦП 6 импульс проходит через открытый разрешающим потенциалом триггера 36 элемент 38 И ичерез элемент ИЛИ 41 блока 7 управления на счетный вход первого счетчика 26, переключая его в следующеесостояние. Соответственно изменяетсяположение. разрешающего потенциала 25 на выходе дешифратора 25, которыйподключает сигнал с другого датчикана выход коммутатора 11. Кроме того,также по переднему фронту со служеб-,.ного выхода АЦП 6 формирователь 24 ЗО формирует импульс, длительность кото-рого равна времени записи информации во второй блок 4 памяти. По заднему фронту этого импульса происходит сброс АЦП 6 и триггера 23, подготавливая их к следующему опросу.При опросе всех датчиков в одномчастотном диапазоне импульс переполнения с выхода первого счетчика 26переключает второй счетчик 27 в 4 О следующее состояние. Таким образомпроисходит опрос всех датчиков повсем частотным диапазонам, и их показания в цифровом виде запоминаютсяво втором блоке памяти 4. При опросепоследнего датчика по последнемучастотному диапазону импульс переполнения с выхода второго счетчика27 поступает на второй вход блока 7управления, где он устанавливаеттриггеры 35 и 36 в исходное состоя 5 13 не изменяется адрес выборки второго блока 4 памяти, Это происходит в конце обучения отдельного образа и практически означает конец работы блока 4 памяти, После этого происходит смена образа у исследуемого объекта и процесс обучения повторяет 11ся путем подачи импульса Пуск на первый вход устройства. После обучения по всем предусмотренным заранее возможным состояниям контролируемого объекта процесс обучения заканчивается.В режиме распознавания образов исследуемого объекта коммутатор 42 блока 7 управления переключается в режим "Распознавание". При этом закрывается второй ключ 17, запрещая внешнюю установку номера образа исследуемого объекта, и закрывается элемент И 39, запрещая подачу импульсов синхронизации записи на второй блок 4 памяти. Кроме того, процесс распознавания оканчивается лишь при опросе всех ячеек памяти всех занесенных во второй блок 4 памяти обра.зов исследуемого объекта. Для этого импульс переполнения с выхода вто-. рого счетчика 27 поступает на счетный вход третьего счетчика 28 путем переключения тумблера 42. Сброс триггера 35 в этом случае осуществляется импульсом переполнения третьего счетчика 28.Процесс распознавания начинается также установкой датчиков блока 1 в исследуемый объект, подлежащий контролю. При подаче импульса Пускна первый вход устройства начинается процесс опроса датчиков, аналогичный режиму "Обучение", Однако цифровые данные исследуемого объекта записываются в первый блок 3 памяти. При опросе всех датчиков по всем частотным диапазонам импульсом переполнения с второго счетчика 27 триггер 36 устанавливается в исходное состояние. При этом устройство переходит в режим сравнения полученных данных с данными, хранящимися во втором блоке 4 памяти. При этом разрешающие потенциалы, поступающие на элемент И 37, открывают его и разрешают работу генератора 43. Кроме того, разрешающий потенциал спервого выхода блока 7 управления переводит первый 3 и второй 4 блоки памяти в режим считывания и одновре 61589вменно с этим запрещается установкатриггера 23 в единичное состояниепутем подачи положительного уровня 5на инверсный вход установки его вноль с первого выхода блока 7 управления. Импульсы с генератора 43, поступая на первый счетчик 26 и далеена второй 27 и третий 28 счетчики, 10 опрашивают ячейки блоков 3 и 4 памяти. При этом при считывании информации с одноименных ячеек памятипервого блока 3 памяти, в которомимеется информация об исследуемом 15 объекте, и второго блока 4 памяти,в котором хранятся эталонные данныеоб этом объекте, полученные при обучении, она подается на отдельные, входы вычитателя 8. Разность между 2 О ними по абсолютной величине подаетсяна информационный вход сумматора 33,на счетный вход которого через элемент 32 задержки подается импульс сгенератора 43, осуществляя суммиро вание хранящейся в сумматоре 33 информации с цифровым кодом с выходавычитателя. Время задержки элемента32 задержки выбирается больше времени установления счетчиков 26 и 27, ЗО дешифратора 25, блоков 3 и 4 памятии вычитателя 8.При сравнении значений ячеек памяти первого блока 3 памяти со значениями ячеек памяти блока 4 памяти навыходе сумматора имеется число показывающее степень расхождения исследуемого объекта со сравниваемым(эталонным) объектом, Это число сравнивается с числом, хранящимся в блоке 4 О 34, на втором цифровом компараторе19. Если оно меньше этого числа, топринимается решение о совпадении исследуемого объекта с данным образоми на его выходе появляется логичес- . 45 кая единица. В противном случае этого не происходит. Импульс переполне 1ния с второго счетчика 27 поступаетна вход приема третьего блока 5 памяти, записывая в него по адресу, определяемому кодом на третьем счетчике28, сигнал с выхода второго компаратора 19, Импульс переполнения свыхода второго счетчика 27 черезэлемент 31 задержки поступает на 55вход обнуления сумматора 33. Такжеэтот импульс поступает через замкнутые контакты коммутатора 42 на пятыйвыход блока 7 управления и далее насчетный вход третьего счетчика 28,61589 51015 7 13 переключая его в следующее состояние Процесс сравнения данных первого 3 блока памяти с другими данными памяти блока 4 памяти продолжается,По окончании процесса сравнения данных импульс переполнения с третьего счетчика 28 через элемент ИЛИ 40 устанавливает триггер 35 блока 7 управления в исходное состояние, прекращая работу всего устройства. .При этом один иэ индикаторов 9 по,казывает соответствующую индикацию об объекте. Если ни один из заранее записанных в блок 4 памяти образов не совпадает с образом исследуемого объекта, на выходе элемента ИЛИ-НЕ 10 появляется логическая единица, включающая один из индикаторов 9, обозначающий неопознанный образ объекта, который необходимо в дальнейшем проанализировать и в случае необходимости его данные записать в отдельные ячейки блока 4 памяти. Для устранения индикации последней ситуации в процессе сравнения данных элемент ИЛИ-НЕ 10 закрывается логической единицей с седьмого выхода блока 7управления. При подаче следующего сигнала "Пуск" третий блок 5 памяти обнуляется по переднему фронту сигнала с седьмого выхода блока 7 управ. ления.Инвертор 29 предназначен для вык-; лючения третьего счетчика 28 путем подачи высокого уровня на его вход сброса, выполненный потенциальным, в режиме записи информации в блоки 3 и 4 памяти. Последние выполнены с множественной адресацией. При этом цифровые коды адресов с второго счетчика 27 и блока 30 элементов ИЛИ подаются на разные входы стандартного блока памяти. Сигналы с выхода дешифратора 25 выбирают конкретную микросхему из блоков 3 и 4 памяти путем подачи разрешающего сигнала на вход "Выбор ИС" только одной микросхемы.Предложенное техническое решение имеет преимущества перед известным, связанные с опросом датчиков по взаимно перпендикулярным направлениям и различным частотным диапазонам, т.е. практически в данном устройстве снимается спектральная характеристика объекта по трем координатам, которая сравнивается со спектральной характеристикой известного обра 20 25 30 35 40 45 50 55 за. Из-за этого существенно повышается надежность распознавания образов, например не идеально вращающихся деталей вибрирующих стоек инаправляющих и тому подобных узлови блоков в лентопротяжных механизмах, имеющих свой отдельный спектрв разных пространственных направлениях сигналов при эксплуатации иливозбуждении. Причем нормально работающйй объект тоже принимаетсяза отдельный образ. Кроме того,устройство ликвидирует ошибки распознавания, связанные с переходными процессами в исследуемых объектах. формула изобретения 1. Устройство для распознавания образов, содержащее блок датчиков, выходы которых подключены к входам блока усилителей, первый и второй блоки памяти, информационные входы которых подключены к первому выходу аналого;цифрового преобразователя, входы считывания - к первому выходу блока управления, а выходы соединены с информационными входами вычитателя, третий блок памяти, выходы которого подключены к входам группы индикаторов и к одним из входов элемента ИЛИ-НЕ, выход которого соединен с дополнительным индикатором, второй выход блока управления подключен к синхронизирующему входу второго блока памяти, первый управляющий, вход блока управления является первым входом устройства, а второй управляющий вход блока управления соединен с входом приема третьего блока памяти, адресные входы которого подключены к первым адресным входам второго блока памяти, о т л и ч а ющ е е с я тем, что , с целью повышения надежности устройства, оно содержит первый и второй фильтрующие элементы, детектор, дифференцирующий элемент, первый и второй ключи, первый и второй коммутаторы, первый и второй источники опорного напряжения, элемент ИЛИ, триггер, формирователь импульсов, дешифратор, первый, второй и третий счетчики, инвертор, блок элементов ИЛИ, первый и второй элементы задержки, сумматор, блок постоянной памяти и коммутатор, информационные входы которого подключены к выходам блока усилителей, а выход13615 30 35 9соединен с информационным входомпервого фильтрующего элемента, выходкоторого подключен к входу детектора,выход которого соединен с входомвторого фильтрующего элемента, выходкоторого подключен к аналоговому входу аналого-цифрового преобразователяи к входу дифференцирующего элемента, выход которого соединен с первыманалоговым входом первого ключа,второй аналоговый вход которого подключен к выходу первого источникаопорного напряжения, а выход - кпервому аналоговому входу первогокомпаратора, второй аналоговый входкоторого соединен с выходом второго источника опорного напряжения, авыход - с установочным входом триггера, выход которого подключен квходу запуска аналого-цифрового преобразователя, потенциальный входсброса триггера соединен с первымвыходом блока управления, динамический вход сброса триггера, соединенный с направляющим входом ключа ивходом сброса аналого-цифрового преобразователя, подключен к выходу формирователя импульсов, вход которогосоединен с выходом элемента ИЛИ,первый вход которого, соединенный ссинхронизирующим входом первого блока памяти и третьим входом блокауправления, подключен к второму выходу аналого-цифрового преобразова"теля, управляющий вход коммутаторасоединен с первым адресным входомпервого блока памяти, вторым адресным входом второго блока памяти ивыходом дешифратора, вход которого 40подключен к выходу первого счетчика,вход которого соединен с третьимвыходом блока управления, а выходпереполнения первого счетчика подключен к счетному входу второго счетчика, выход которого соединен с управляющим входом первого фильтрующе".го элемента, с вторым адресным входом первого блока памяти и с третьимадресным входом второго блока памяти,50выход переполнения второго счетчикаподключен к второму управляющемувходу блока управления и к входу первого элемента задержки, выход которого соединен с входом сброса суммато 55ра, четвертый выход блока управленияподключен к управляющему входу второго ключа, входы которого являютсявторым входом устройства, а выход 89 1 Осоединен с первым входом блока элементов ИЛИ, второй вход которогоподключен к выходу третьего счетчика, счетный вход которого соединен спятым выходом блока управления, входсброса - к выходу инвертора, а выходпереполнения в , к четвертому входублока управления, первый выход которого соединен с входом инвертора,выход блока элементов ИЛИ подключенк первому адресному входу второгоблока памяти, информационный входтретьего блока памяти соединен с выходом второго компаратора, первыйинформационный вход которого подключен к выходу блока постоянной памяти, а второй информационный входк выходу сумматора, информационныйвход которого соединен с выходомвычитателя, а синхронизирующий входс выходом второго элемента задержки,вход которого соединен с шестым выходом блока управления, седьмой выход которого подключен к входу стирания информации третьего блока памяти и к соответствующему входу элемента ИЛИ-НЕ, а входы установки в"0" первого и второго счетчиков ивторой вход элемента ИЛИ соединеныс первым входом устройства,2. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что блок управления содержит первый и второй триггеры, первый, второй и третий элементы И, первый и второй элементыИЛИ, коммутатор и генератор импульсов, установочный вход первого триггера является первым входом блока,вход сброса первого триггера подключен к выходу первого элемента ИЛИ,первый вход которого является четвертым входом блока, седьмым выходомкоторого является выход первого триггера, подключенный к первому входупервого элемента И и к установочному динамическому входу второго триггера, прямой выход которого соединенс первым входом второго элемента И,второй вход которого подключен к первому входу второго элемента ИЛИ иявляется третьим входом блока, а выход соединен с первым входом второгоэлемента ИЛИ, выход которого является третьим выходом блока, инверсныйвыход второго триггера подключен квторому входу первого элемента И, выход которого является первым выходомблока и подключен к входу генерато11 13 ра импульсов, выход которого является шестым выходом блока и соединен с вторым входом второго элемента ИЛИ, первый выход коммутатора подключен к второму входу третьего элемента И и является четвертым выходом блока,61589пятым выходом которого является второй выход коммутатора, первый вход которого соединен о шиной нулевого 5потенциала устройства а второй вход -9с входом сброса первого триггера и является вторым входом блока.1361589 7 Ююа 4 ьа Составитель Т.НичипоровиТехред А.Кравчук едактор И.Николайчу орректо ь Заказ 6 одписно роизводственно-полиграфическое предприятие, г. Ужгород Проектн 50 ТирВНИИПИ Государпо делам изо113035, Москва, Ж671венногетений Раушс омитета СССРоткрытийнаб., д. 4/5