Устройство для квазикогерентного приема фазоманипулированных сигналов

РЕСПУБЛИ 94 Н 4127 2 ОМИТЕТ СССР ТЕНИй И ОТНРЫТЮГОСУД АРСТВЕННЦИ ОО ДЕЛДМ ИЭОБРЕ(54) УСТРОЙСТВО ДЛЯГО ПРИЕМА ФАЗОМАЛОВ(57) Изобретение относвязи. Повышается ломеи быстродействие вхоядвиэм. Устройство содер1, блок 2 выбора макс3 памяти, опорный мнотор 5, формировательсигнала, блок 7 тактов тся к техн оустойчиво ения в с ит коррелят игнала, бло офазный генерауправляющего ой синхрониза ОПИСАНИЕ ТОРСКОМУ СВИДЕТЕЛ(56) Окунев 1 О.Б. и др. Фазоразностн модуляция и ее применение для передачи дискретной информации.М.: Связь 1967, с.38-40.Авторское свидетельство СССР В 1159151, кл, Н 03 Ь 13/00, 983. РЕТЕКИЯ КВАЗИКОГЕРЕНТНОНИПУЛИРОВАННЫХ СИГНА1239885 нии, элементы И 14, 15, 38-45, 47-54,56-63, 64-71, 73-76, элементы ИЛИ 4,20, 21, 22-29, 30-37, 46, 55, 72,81-88, триггеры 77-80. Цель достигается введением формирователя 1 Опризнака подканала, стробирующих блоков 8 и 9, сумматоров 12 и 13, элементов И 18 и 19, коммутаторов 16 и 17подканалов, коммутатора 11 опорногосигнала. По п.2 формулы блок 7 содерИзобретение относится к технике связи и может быть использовано в системах передачи данных по каналам связи.Цель изобретения - повышение поме хоустойчивости и быстродействия вхождения в синхронизм. На Фиг.1 изображена структурная электрическая схема предлагаемого устройства; на фиг.2 - структурная электрическая схема блока тактовой синхронизации; на Фиг.З - структурная электрическая схема коррелятора,Устройство для квазикогерентного приема азоманипулированных сигналов содержит коррелятор 1, блок 2 выбора максимального сигнала, блок 3 памяти, первые элементы ИЛИ 4, опорный многофазный генератор 5, Формирователь 6 управляющего сигнала, блок 7 тактовой синхронизации, первый и второй стробируьщие блоки 8 и 9, Формирователь 10 признака подканала, коммутатор 11 опорного сигнала, первый и второй сумматоры 12 и 13, первый и второй элементы И 14 и 15, первый и второй коммутаторы 16 и 17 подканалов,. третьи и четвертые элементы И 18 и 19., второй и третий элементы ИЛИ 20 и 21, При этом первый сумматор содержит первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы ИЛИ 22 - 29, Второй сумматор содержит первйй, второй, третий, четвертый, пятый, шестой,35 седьмой и восьмой элементы ИЛИ 30 - 37. Первый коммутатор подкаиала со" держит первый, второй, третий, четвертый, пятый, шестой, седьмой и40 восьмой элементы И 38 - 45 и элемен-,жит формирователь управляющего сигнала, делитель частоты, дешифратор,определитель знака подстройки Фазы,элемент памяти, инвертор, диоды, ин"тегратор со сбросом, перемножитель.По п, 3 Формулы корреляторсодержит усилители постоянноготока, сумматоры, интеграторы сосбросом , перемножители . 2 з.п.ф -лы 3 ил ты ИЛИ 46. Второй коммутатор подканала содержит первый, второй, третий,четвертый, пятый, шестой, седьмой ивосьмой элементы И 47 - 54 и элементИЛИ 55, Первый стробирующий блок содержит первый, второй, третий, четвертый, пятый, шестой, седьмой ивосьмой элементы И 56 - 63. Второйстробирующий блок содержит первый,второй, третий, четвертый, пятый,шестой, седьмой и восьмой элементыИ 64 - 71. Коммутатор опорного сигнала содержит элементы ИЛИ 72, первый, второй, третий и четвертый элементы И 73 - 76,Формирователь признака подканаласодержит первый, второй, третий ичетвертый триггеры 77 - 80, первый,второй, третий, четвертый, пятый,шестой, седьмой и восьмой элементыИЛИ 81 " 88. Блок тактовой синхронизации содержит формирователь 89 управляющего сигнала, делитель 90 частоты, дешифратор 91; определитель92 знака подстройки фазы, элемент 93памяти, инвертор 94, первый и второйдиоды 95 и 96, интегратор 97 со сбросом и перемножитель 98, Корреляторсодержит первый и второй усилители;99 и 100 постоянного тока, первый ивторой сумматоры 101 и 102, первыйи второй интеграторы 103 и 104 сосбросом, первый и второй перемножители 05 и 106. Устройство работает следующим образом,Принимаемый сигнал перемножителя на перемножителях 105 и 106 корреля" тора 1.с двумя взаимоортогональными опорными сигналами с выхода опорно885 3 1239 го многофазного генератора 5, некогерентными в начальный момент работы с входным сигналом. Через получаемые на выходах интеграторов 03 и 104 со сбросом коррелятора 1 напряжения производится вычисление проек. ций сигнала на соответствующие опорные колебания в двух подканалах с последовательно включенными в каждом сумматоре 101(102) и усилителем 1 О 99(100)постоянного тока, Увеличение на два числа зависимых каналов вызвано тем, чтобы устранить неопределенность фазы за счет ее набега и инФормационной манипуляции, Благодаря 15 этому, необязательно чтобы в начальный момент работы опорный сигнал был когерентен с принимаемым. Постоянное напряжения с выходов интеграторов 103 и 104 со сбросом поступают на 20 входы двух двухвходовых сумматоров 101 и 102. Напряжения на выходах сумматоров 101 и 102 имеют те же знаки, что и проекции сигнала на соответствующие опорные колебания, и подают 25 ,для усиления на усилителе 99 и 100 постоянного тока.Получаемые с интеграторов 103 и 104 со сбросом и усилителей 99 и 100 постоянного тока, выходы которых ЗО являются выходами коррелятора 1, напряжения, знакикоторых соответствуют знакам проекций векторов сигналов на ".оординатные Функции, подаются на 5 лок 2 выбора максимального сигнала.После коррелятора 1 действия с сигналами производится только со зна" хами их проекции на координатные Функ ции, так как в устройстве определяется не точное местоположение вектора 4 О сигнала, а только угол на фазовой плоскости, в катором находится вектор сигнала и который определен координатными функциями, Это позволяет декодировать сигнал по знакам проекций ф 5 его вектора на координатные Функции, получаемые на выходе коррелятора 1.Сигнал на соответствующем выходе блока 2 выбора максимального сигнала соответствует определенному ноложению 50 его вектора на Фазовой плоскости. Положение вектора сигнала (п) посылки нафазовой плоскости запоминается в одном из триггеров блока 3 памяти. Сигналы (и)-й и и-й посылок с блока 2 вы бора максимального сигнала и блока 3 памяти поступают на соответствующие элементы И 14 и 15 и. ИЛИ 4, в которых производится выделение сигналов рассогласования положительных и отрицательных уходов сфастоты.Операция выделения рассогласования положительной разности частот производится на элементах И 14, выходы которых через второй стробирующий блок 9 объединены элементом ИЛИ 21Формирователь 10 признака подканала подключает на вход элемента ИЛИ 21 соответствующие элементы И 4 через стробирующий блок 9,Операция выделения сигнала рассогласования отрицательной разности частот производится аналогично с элементов И 15 через стробирующнй блок 8. Первые элементы ИЛИ 4 служат для снятия манипуляции фазы. Формирователь 10 признака подканала работает следующим образом. Сигналы рассогласования, получаемые с выходов элементов И 14 и 15, сгруппированы по признакам каждого из четырех подканалов. Сигналы рассогласования, принадлежащие первому подканалу, сгруппированы элементом ИЛИ 86, принадлежащие по порядку подканалам " соответственно элементами ИПИ 81, 87 и 88.До наступления режима слежения в режиме синхронизации первым обязательным условием является наличие сигнала в соседних координатных фазовых углах во время соответственно (и)"й и и-й посылок,В режиме слежения сигнал может перейти, а может и не перейти в соседний фазовый угол, а остается на прежнем месте, Введение этого признака может привести к неопределенности в формировании признаков двух соседних подканалов, Поэтому для Формирования признака подканала для обоих режимов сигнал с выхода каждого элемента ИЛИ 81, 86 - 88 поступает раздельно на первые установочные входы триггеров- 80, на вторые установочные К-входы которых раздельно через элементы ИЛИ 85, 82, 83 и 84 поступают сигналы с элементов ИЛИ 81, 86, 88 и 87, В результате при появлении сигнала рассогласования одного иэ подканалов на вы" ходе одного из триггеров 77 - 80 появляется положительный потенциал (сиг нал разрешения), а другие триггеры 77 - 80 устанавливаются в нулевое состояние (сигнал запрета).С выхода элементов ИЛИ 20 и 21 два сигнала рассогласования, соответст 1239885 Ьвующие знакам ухода частоты входногосигнала, поступают через формирователь 6 управляющего сигнала на упРав-ляющий вход опорного многофазного генератора 5.5Формирователь 6 управляющего сигнала содержит Кб -триггер, переходнуюКС-цепочку и фильтр нижних частот(ФНЧ)(не показаны). На К-вход триггера поступает сигнал рассогласования одного знака, на Я-вход - другого. При поступлении "1" на Квход триггер устанавливается в единичное состояние и находится "в немдо тех пор, пока на Я-вход не поступит сигнал рассогласования "1" другого знака и не опрокинет триггер внулевое состояние.С помощью КС-цепочки и ФНЧ, образующих полосовый фильтр, выделяется 20постоянная составляющая одного илидругого знака в зависимости от знакаухода частоты, которая поступает науправляющий вход опорного многофаэно.го генератора 5 для подстройки частоты с формирователя 6 управляющегосигнала..В режиме слежения, сигнал на входеФНЧ симметричный и постоянная составляющая отсутствует. Частота переменной составляющей в режиме сннхронизма очень мала и практически не оказывает влияния на работоспособностьсистемы автоматической подстойки частоты (АПЧ). Эксперимент показал, чтона частоте 500 кГц погрешность АПЧсоставила не более 10 Гц,управляющее напряжение постепеннонарастает, а затем постепенно падаетпри переходе в режим слежения, что в 40противовес классической системе фазовой автоподстройки частоты (ФАПЧ ),позволяет производить подстройку час.1тоты без переходных процессов и вос"станавливать переданные двоичные сим волы в .режиме синхронизации1Для исключения неопределенностифазы сформированного квазикогерентно.го сигнала опорный сигнал на блоктактовой синхронизации поступает через коммутатор 11 опорного сигналас опорного многофазного генератора 5,В зависимости от признака подка"нала, поступающего с формирователя10 признака подканала, на вход блока 557 тактовой синхронизации подключается соответствующий опорный сигнал свыхода опорного многофазного генеуа" тора 5 через элементы И 75, 73, 76и 74 выходы которых объединены элементом ИЛИ 72Сформированный таким образом кваэикогерентный сигнал поступает наперемножитель 98, на другой вход которого подключен входной фаэоманипулированный сигнал, а выход перемножителя 98 соединен с интегратором 97.со сбросом, Интервалы интегрирования,которые Формируют дешифратор 91,внутри пары соседних посылок сдвинуты друг относительно друга на величину, отличную от длительности посылки.Так как фазы опорного и принимаемого сигналов совпадают, то модулиА и Аравны по величине проЬ яекции вектора сигнала на координатную функцию. Для сравнения и-й и(и)-й посылок сигнала по величине(модно) необходимо освободиться отзнаков сигнала. Для этого сигнал поступает в цепь, содержащую параллельно включенные в прямом направлениидиоды 95 и 96, в цепь анода одного изних последовательно включен инверт.ор 94,С объединенных катодов диодов сигнал снимается на блок 92 определения знака подстройки Фазы, .причем на первый вход непосредственно, на второй - через элемент 93 памяти,Знак разности модулей и знак перестройки фазы определяются блоком 92 определения знака подстройки Фазы местного генератора импульсов синхронизации, который содержит опорный многофазный генератор 5 с частотой пРщ , Формирователь 89 управляющего сигнала, делитель 90 частоты на и и дешифратор 91.В зависимости от знака величины В; формирователь 89 управляющего сигнала либо вычитает один импульс из последовательности, поступающей на вход делителя 90 частоты, уменьшая тем самым фазу, либо прибавляет один импульс, увеличивая фазу, В результате каждого вычитания или прибавления импульса Фазы выходного колебания делителя 90 частоты изменяются на 2 В/ц. Дешифратор 91 служит для формирования импульсов синхронизации, управляющих работой интегратора 2 со сбросом и блока 92 опре" деления знака подстройки фазы.О В начале работы частоты принимаемого и опорного сигналов не совпадают и разность частот меньше . 45 Ф 227 ь 50 где , - время интегрирования.Если за время действия сигнала дополнительная фаза нарастает на величину, много меньшую Г, то практически результирующий закон измене ния фазы мало отличается от того, который имеет место при отсутствии расстройки по частоте, и прием сигнаЕак в режиме синхронизации, так ив режиме слежения сигнал может находиться как в одном, так и в днух соседних или противоположных координатных фазовых углах относительно 5оси, Для съема информации с одногоподканала с целью исключения суммирования шумов со всех подканалов, сравнение сигналов (и)-Й и и-й посылок производится в двух смежных координатных фазовых углах. Для этого.сигналы как п-й, так и (и"1)-й посылок суммируются попарно со смежныхфазовых углов соответственно на элементах ИЛИ 22 - 37. 15Переданные "О" .информации восстанавливают сравнением на элементахИ 18 сигналов (и-)-й и и-й посылокс одних и тех же Фазовых углов.Переданные "1" информации восстанавливают сравнением на элементах И 19сигналов (и)-й и и-й посылок с противоположных фазовых углов,Для исключения суммирования шумовсо всех подканалов в зависимости отпризнака подканала, поступающего сформирователя 10 признака подканала,подключается на выход "0" соответст. вующий сигнал с выхода элементовИ 18 через элементы И 38 - 45, выхо- ЗОды которых объединены элементомИЛИ 4 б.0Аналогично для исключения суммироваиия шумов со всех подканалов в зависимости от признака подканала,поступающего с формирователя 10 признакаподканала, подключается на выход "1"соответствующий сигнал с выхода элементов И 19 через элемены И 47 - 54,выходы которых объединены Элементом 4 ОИЛИ 55. ла не изменится. Для данного случая(щьц с-, Поэтому н начальный момент2работы устройства неопределенность фазы сигнала за счет разности частот будет отсутствовать.При несовпадении частот набег фазы происходит в одну или другую сторону, в зависимости от знака разности двух частот относительно координатных осей, Переход фазы в соседний координатный угол определяется опросом с частотой тактирования, Если за время такта"фаза переходит н соседний координатный угол, то выделяется синхроимпульс, который поступает н формирователь 6 управляющего сигнала для сдвига фазы опорного многофазного генератора 5. С каждым синхроимпульсом разность частот уменьшается, скорость набега фазы уменьшается и н установившемся режиме синхронизация осуществляется по ближайшему по направлению набега фазы координатному вектору. 11 ереданные двоичные символы снимаются с координатных фазовых углов, сдвинутых на информационную разность фаз.Формула изобретения1. Устройство для квйзикогерентного приема фаэоманипулированных сигналов, содержащее коррелятор, выходы которого соединены с соотнетстнующими входами блока выбора максимального сигнала, первые и вторые выходы которого подключены соответственно к первым и нторым входам первых элементов ИЛИ и к соответствующим входам блока памяти, выходы которого соединены с первыми входами соответствующих первых и нторык элементов И, вторые входы которых подключены к соответствующим выходам первых элементов ИЛИ, формирователь управляющего сигнала, выход которого соединен с входом опорного многофазного генератора, первый и второй выходы которого соединены соответственно с первым и вторым входами коррелятора, блок тактовой синхронизации, первый выход которого подключен к тактовому входу блока памяти, второй и третий элементы ИЛИ, выходы которых соединены соответственно с первым и вторым входами формирователя управляющего сигнала о т л и ч а ю щ е е с ятем, что, с целью повышения помехоустойчивости и быстродействия вхождения в синхронизм, в него введены формирователь признака подканала, первый и второй стробирующие блоки, два сумматора, третьи и четвертые элементы И, два коммутатора водка" налов и коммутатор опорного сигнала, выход которого соединен с первым входом блока тактовой синхронизации, 10 второй вход которого подключен к третьему входу коррелятора, четвертый вход которого подключен к второму выходу блока тактовой синхронизации, первый, второй, третий и четвертый 5 выходы опорного многофазного генератора соединены соответственно с первым вторым, третьим и четвертым входами коммутатора опорного сигнала, пятый, шестой, седьмой и восьмой 20 входы которого подключены к первым входам первого и второго коммутаторов подканалов, к соответствующим первым входам первого и второго стро бирующих блоков и соответственно к 25 первому, второму, третьему и четвертому выходам формирователя признака подканала, первые и рторые входы которого соединены с соответствующими выходами первых элементов И и с сост. З 0 ветствующими вторыми входами первого стробирующего блока, выходы которого соединены с соответствующими входами третьего элемента ИЛИ, третьи и четвертые входы формирователя признака35 подканала подключены к соответствующим первым и вторым выходам вторых элементов И и к соответствующим вторым входам второго стробирующего блока, выходы которого соединены с соот 40 ветствующими входами второго элемента ИЛИ, выходы первого и второго сумматоров соединены соответственно с первыми и вторыми входами третьих и четвертых элементов И, выходы которых соединены с вторыми входами соответ-ственно первого и второго коммутаторов подканалов, входы первого сумматора подключены к соответствующим входам блока памяти, выходы которого соединены с соответствующими входами второго сумматора, содержащего во" семь элементов ИЛИ, входы которых являются входами второго сумматора, выходами которого являются выходы элементов ИЛИ, первый сумматор содер. 55 жит восемь элементов ИЛИ, входы которых являются входами первого сумматора, выходами которого являются выходы элементов ИЛИ, каждый.из коммутаторов подканалов содержит восемьэлементов И и элемент ИЛИ, входы которого подключены к выходам элементов И, первые и вторые входы которыхявляются первыми. и вторыми входамикоммутаторов подканалов, выходамикоторых являются выходы элементовИЛИ, каждый из стробирующих блоковсодержит восемь элементов И, выходыкоторых являются выходамн стробирующих блоков, первыми и вторыми входамикоторых являются первые и ьторь;е входы элементов И, коммутатор парногосигнала содержит элемент 1.ЛИ ; чг р"элемента И, выходы которых с,;ди:-.:н.с входами элемента ИЛИ, выхо: , в .; р, "го является вЫходом коммутатора о. в .з;."ного сигнала, первым, вторым, третьими четвертым входами которого являютсяпервые входы соответственно первого,второго, третьего и четвертого элементов И, вторые входы которых являются соответственно пятым, шестым,седьмым и восьмым входами коммутатора опорного сигнала, формировательпризнака подканала содержит четыретриггера и восемь элементов ИЛИ, приэтом выход первого элемента ИЛИ соединен с первыми входами второго,третьего и четвертого элементов ИЛИи с первым установочным входом первого триггера, второй установочныйвход которого подключеч к выходу пятого элемента ИЛИ, первый вход которого подключен к выходу шестого элемента ИЛИ, к второму входу третьегоэлемента ИЛИ, к второму входу четвертого элемента ИЛИ и к первому установочному входу второго триггера, второй установочный вход которого соеди"3нен с выходом второго элемента ИЛИ,второй вход которого соединен с вторым входом пятого элемента ИЛИ, стретьим входом третьего элемента ИЛИ,с выходом седьмого элемента ИЛИ и спервым установочным входом третьеготриггера, второй установочный входкоторого подключен к выходу четвертого элемента ИЛИ, третий вход которого соединен с третьими входамивторого и пятого элементов ИЛИ, свыходом восьмого элемента ИЛИ и спервым установочным входом четвертого триггера, второй установочныйвход которого подлючен к выходу треть.его элемента ИЛИ, выходы первого,второго, четвертого и третьего триг 239885 2геров являются соответственно первым,вторым, третьим и четвертым выходами формирователя признака подканала,первыми, вторыми, третьими и четвертыми входами которого являются первые, вторые, третьи и четвертые входы первого, шестого, седьмого и восьмого элементов ИЛИ. 2. Устройство по и.1, о т л и ч а- О ю щ е е с я тем, что блок тактовой синхронизации содержит формирователь управляющего сигнала, делитель частоты и дешифратор, определитель знака подстройки фазы, элемент памяти, ин вертор, два диода, интегратор со сбросом и перемножитель, выход которого соединен с первым входом интег,ратора со сбросом, выход которого соединен с анодом первого диода и с 20 входом инвертора, выход которого подключен к аноду второго диода, катод которого соединен с катодом первого диода, с первым входом определителя знака подстройки фазы и.с первым входом 25 элемента памяти, второй вход которого подключен к второму входу интегратора со сбросом и с первым выходом дешифратора, входы которого подключены к первым выходам делителя З 0 частоты, вход которого соединен свыходом формирователя управляющего сигнала, первый вход которого подключен к выходу определителя знака под, стройки фазы, второй и третий входы которого соединены соответственно с выходом элемента памяти и с вторым выходом дешифратора, второй вход формирователяуправляющего сигнала подключен к первому входу перемножителя и являетсяпервым входом блока тактовой синхронизации, вторым входом которого является второй вход перемножителя, второй и третий выходы делителя частотыявляются соответственно первым и вторым выходами блока тактовой синхронизации.3. Устройство по и;, о т л и ч аю щ е е с я тем, что.коррелятор со,держиг два усилителя постоянного тока, два сумматора, два интегратора сосбросом и первый и второй перемножители, выходы которых соединены спервыми входами соответственно первого и второго интеграторов со сбросом,выходы которых соединены соответственно с первыми и вторыми входамипервого и второго сумматоров, выходыкоторых подключены к входам соответственно первого и второго усилителейпостоянного тока, вторые входы интеграторов со сбросом объединены иявляются четвертым входом корреля;тора, третьим входом которого являются объединенные первые входы первогои второго перемножителей, вторые входы которых являются соответственнопервым и вторым входами коррелятора,выходами которого являются выходыпервого и второго интеграторов сосбросом н выходы первого и второгоусилителей постоянного тока,11239885. Составитель О. ГеллерРедактор А. Сабо Техред О,Сопко Корректор А.Обручар зводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,аказ 3411/58ВНИИПИ Госудпо делам113035, Моск ираж 624 Подписноественного комитета СССРобретений и открытий , Ж, Раушская наб., д.4/5