Устройство для декодирования тональных сигналов

союз совятснихсоциАлистическихРЕСПУБЛИК в)Я 0 150 НО 51) 4 Н итет сссР АН радиональнь ания(54) УСТРОЙСТВО ДЛЯ ДЕКОДИТОНАЛЬНЬЙ СИГНАЛОВ(51) Изобретение относитстехнике, Расщиряются функвозможности путем декодиро альных сигналов одновременно от нескольких источников информации. Уст-восодержит синхрог-р (СГ) 1, мультиплексор 2, триггер (Т) 4, 12блокоперативной памяти (БОП) 5,. эл-ты И 6и 17, счетчики 7, 8, 14 и 18, блокпостоянной памяти 9, блок начальнойустановки, сумматор 13, делитель частоты 15, эл-т ИЛИ 16, деюифратор 19,эл-т задержки 20. Цель достигаетсявведением СГ 27, эл-тов И 21, 24 и26, Т 28, БОП 29, эл-та ИЛИ 25, мультиплексора 2, эл-та ИЛИ-НЕ 11, счетчика 22, инвертора 23демультиплексора 3. 2 ил.12 39886 10 20. тактовые импульсы на счетные входы счетчиков 7 и 8 не поступают, так логическая "1". 25 30 Э 5 40 45 50 Ы Изобретение относится к радиотехнике и может быть использовано для приема данных, передаваемых последовательным частотным кодом от различных источников информации. 5Цель изобретения - расширение функциональных возможностей путем декодирования тональных сигналов одновременно от нескольких источников информации.На фиг. изображена структурная электрическая схема предлагаемого устройства; на фиг, 2 - диаграммы, поясняющие работу устройства.Устройство для декодирования то нальных сигналов содержит синхроге" нератор 1, мультиплексор 2., демульти. плексор 3, первый триггер 4, блок 5 .оперативной памяти, первый элемент И 6, первый и второй счетчики 7 и 8, блок 9 постоянной памяти, блок 10 начальной установки, элемент ИЛИ-НЕ 11, второй триггер 12, сумматор 13, третий счетчик 14, делитель. 15 частоты, первый элемент ИЛИ 16, второй элемент И )7, четвертый счетчик 18, дешифратор 19, элемент 20 задержки,. первые дополнительные, элементы И 21, пятый счетчик 22, инвертор 23, вторые дополнительные элементы И 24, второй элемент ИЛИ 25, третьи дополнительные элементы И 26, дополнительные синхрогенераторы 27, дополнительные триггеры 28, дополнительные блоки 29 оперативной памяти.Устройство работает следующим образом.В исходном состоянии на выходах триггеров 4 и 28, а следовательно, на выходе мультиплексора 2 и выходах демультиплексора 3 будет логический "О", на втором выходе второго триггера 12 - логическая "1", счетчики . 7, 8 и 4 установлены в нулевое состояние. Так как на выходах демуль,типлексора 3 логический "0", то на выходах элементов И 17 и 26 будет логический "0". На третьем входе второго счетчика 8 (входе разрешения счета) будет логический "0", поэтому работа этого счетчика блокируется даже при подаче логического "О 1 на его первый вход (К-вход). Выходным сигналом делителя 15 частоты (фиг.2), частота которого значительно больше частот, принимаемых устрой" ством сигналов, управляется работа блоков 5 и 29,оперативной памяти: 1при логической на выходе делителя 15 частоты блоки 5 и 29 олеративной памяти переводятся в режим записи, при логическом 0" - в режим счи.тывания информации, причем для осуществления записи и считывания необходимо на вторые управляющие входы блоков 5 и 29 оперативной памяти подать логический "0", Адреса записи и считывания блоков 5 и 29 оперативной памяти задаются по их адреснымвходам выходным сигналом сумматора13. На входы первого н второго счетчиков 7 и 9 сигнал от источника тактового сигнала (фиг,2 а) поступаетсоответственно с выхода элемента И 6и первого элемента ИЛИ 16, причем при работе блоков 5 и 29 оперативнойпамяти в режиме записи информации как в течение всего этого времени напервом входе элемента ИЛИ 16 будет Изменение состояний первого и вто. рого счетчиков 7 и 8 происходит по переднему Фронту сигналов на их вторых входах при подаче логического "О" на их первые входы (для перевода счетчика 8 в режим счета импульсов необходимо подать еще на его третий вход логическую "1"), Так как на выходе мультиплексора 2 логический "О", то через элемент ИЛИ-НЕ 1 на счетный вход счетчика 22 от источника тактового сигнала поступают импульсы. Выходы счетчика 2 подключены к (адресным) входам мультиплексора 2 и де" мультиплексора 3. Пятый счетчик 22 по переднему фронту импульсов, поступающих на его вход (фиг.2 в), изменяет свое состояние, в результате чего к выходу мультиплексора 2 последовательно подключаются выходы триггеров 4 и 28 всех каналов. приема.Входные каналы от каждого нз ис" точников подаются на входы синхрогенераторов 1 и 27 своих каналов. На выходах синхрогенераторови 27 по переднему Фронту входного сигнала Формируется импульс, передний фронт которого совпадает с передним фронтом выходного сигнала делителя 15 частоты Выходные импульсы синхрогенераторов 1 и 27 каждого из каналов приема поступают на информационные входы соответствующих оперативных блоков, 5 и 29 памяти, в результатечего в них записываются логические "1", Адрес ячейки оперативных блоков 5 и 29 памяти, в которую записывается информация, определяется суммой двух двоичных чисел: выходного кода четвертого счетчика 18 и выходного кода блока 9 постоянной памяти, Суммирование кодов осуществляется сумматором 13. При записи информации в блоки 5 и 29 оперативной памяти на 10 управляющем входе блока 9 постоянной памяти будет логическая "1", последний отключается и на его выходе будут сигналы, не зависящие от адресов на его информационных входах, 15В случае одновременного появления сигналов на входах всех каналов приема на выходах синхрогенераторов 1 ,и 27 формируются импульсы, устанавливающие триггеры 4 и 28 в состоя ние, при котором на их выходах будут сигиалы логической "1" (фиг.2,1,). В зависимости от состояния в данный момент пятого счетчика 22 к выходу мультиплексора 2 подключается выход 25 одного иэ триггеров 4 и 28. Предположим, что в момент установки первых триггеров 4 и 28 в состояние логическои пятый счетчик 22 находится в состоянии, при котором к выходу мультиплексора 2 подключается выход триггера 28 второго канала приема. ,При этом на выходе мультиплексора 2 появляется логическая "1, на выходе элемента ИЛИ-НЕ 11 (фиг.2) и инвер 35 тора 23 - логический "0", что приводит к остановке пятого счетчика 22 и разрешению работы счетчика 7, Одновременно на втором выходе демультиплексора 3 появляется логическая "1" 40 (фиг.2), поступающая на первые входы элементов И 17(26), 21 и 24 второго канала приема. Таким образом, при обнаружении на выходе одного из триггеров 4 и 28 логической 1 блокиру ется пятый счетчик 22, т,е. происходит останбвка опроса каналов приема и начинается обработка сигнала одного иэ каналов.При появлении логического "О" на 50 выходе делителя 15 частоты блок 5 оперативной памяти переводится в режим считывания, к входам сумматора 13 подключается блок 9 постоянной памяти, на выходе которого будет информация из ячеек памяти, адрес которых задается выходными кодами счетчиков7 и 8. В блоке 9 постоянной памяти по этому адресу записана информация,суммирование которой с выходным кодом счетчика 18 дает адрес блока 5(29) оперативной памяти, по которомупроизводилась запись информации ранеена время, равное И периодам первого кз принимаемых устройством сигналов .заданной частоты, Если в тот моментсигнала на выходе синхрогенератора 27второго канала не было, по этому адресу блока 5(29) оперативной памятиэтого канала будет записан логический "0", на вьжоде элемента И 17(26)этогоканала и второго триггера 2состояние не изменяется (на выходахэлементов И 6 и 29 остальных каналов логической "1" быть не может, так как на их первые входы с выходов демультиплексора 3 .подается логический"0") и при появлении с вьжода элемента И 6 на втором входе счетчика 7 ло" гической "1" он переходит в состояние 0001, изменяя адрес блока 9 постоянной памяти. По данному адресу в блоке 9 постоянной памяти хранятся данные, суммирование которых с кодом четвертого счетчика 18 дает новый адрес считывания для блока 5(29) оперативной памяти, т,е. устройство перестраивается на прием второй частоты. Если ни одна из частот, на приемкоторых настроено устроиство, не будет обнаружена, что соответствует установке счетчика 7 в определенное состояние, то при этом на выходе блока Ц начальной установки формируется логическая "1" (фиг.2 к), Этот сигнал поступает на вторые входы элементов И 21, на первых входах которых логический "0" (за исключением эле" мента И 21 второго канала). На выходе И 21 второго канала появляется логическая "1", триггер 28 этого канала устанавливается в состояние логического "0" (Фиг;2), на вьжоде мультиплексора 2 появляется логический "0", на выходе инвертора 23 - логическая "1", устанавливающая счет" чик 7 в нулевое состояние, Так как на первом входе элемента ИЛИ-НЕ 11 будет логический "0", то при появлении.на его втором входе логического "О" с тактового входа устройства (фиг.2 а) на входе пятого счетчика 22 будет логическая "1" (фиг.2 е), состояние счетчика изменяется и к вы ходу мультиплексора 2 подключается выход триггера 28 третьего канала, 1239886При наличии на его выходе логической"1" работа пятого счетчика 22 блокируется, разрешается работа счетчикаа на первые входы элементов И 17(26), 21 и 24 третьего канала с выхода демультиплексора 3 подается логическая "1" (Фиг,2 н), Начинается поиск одной из заданных частот в третьем канале приема аналогично описанно"0му,Если при считывании информации изблока 5(29) оперативной памяти третьего канала по одному из адресов наего выходе будет логическая , тона выходе второго элемента ИЛИ 25 по.5является логическая, "1", второйтриггер 12 установится в состояние,при котором на его сервом выходе будет логическая "1", а на втором выходе. - логический "О" (фиг.21), запрещающий прохождение через элементИ,б импульсов с выхода первого эле"мента ИЛИ 16 на второй вход второгосчетчика 8 и разрешающий работутретьего сче гчика 14.Так как на первом выходе второготриггера 12 устанавливается сигналлогической , то по переднему, фронту импульса, поступающего с выходапервого элемента ИЛИ 16 на второйЗОвход счетчика 8, он изменяет свое состояние, По этим адресам в блоке 9постоянндй памяти записаны данные,суммирование которых.с выходным кодом четвертого счетчика 18 дает та- З 5кие коды на адресных входах блока 5(29) оперативной памяти, что считыва"ние из него информации производитсяпо адресам, которые были в моментывремени, отстоящие от момента послед. фнего появления сигнала на выходесинхрогенератора 1(27) этого каналана время, равное(Я), (Я),2,периоду сигнала обнаруженной частоты.Число периодов входного сигнала,для которых отклонение переднегофронта каждого периода не превышаетзаданное, т,е. число логических "1"на выходе блока 5(29) оперативнойпамяти, при изменении состояний второго счетчика 8 подсчитывается треть.им счетчиком 14 и при достижении имопределенного значения на выходе де"шифратора 19 появляется импульс, поступающий иа вторые входы элементов 55И 24, Так как на первый вход одногоиз этих элементов (третьего канала)поступает логическая , то импульс появляется .тОлько на выходе элемента И 24 третьего канала, что свидетельствует о приеме по этому каналусигнала. Кодом принятой частоты является выходной код первого счетчика 7. Если же сигнал непериодический, то третий счетчик 4 не достигает требуемого значения и Фиксацииприема не происходит, Триггер 28третьего канала (фиг,), второйтриггер 2 (Фиг.2 А). устанавливаютсяв,исходном состояние импульсом блока 10 начальной установки ,Флг,2;.)который формируется при д : .О.:.;1:,;.счетчиком 8 определенного сос".; .:и.явне зависимости от того, был пр.:.пггсигнал или нет,Установка триггера 28 третьего канала в исходное состояние приводит кпоявлению на выходе мультиплексора 2логического "О", счетчики 7 и 8 устанавливаются в нулевое состояние иразрешается прохождение на. вход пятого счетчика 22 импульсов, т,е.поиск канала, в котором не произве"дено декодирование сигнала. При прохождении такого канала на выходе демультиплексора 3 появляется логическая "1" (Фиг,2 О), разрешающая считывание информации из блока 29 опера- .тивной памяти этого канала через соответствующий элемент И 26, Последекодирования сигналов по всем каналам приема все триггеры 4 и 29 устанавливаются в нулевое состояние, аустройство возвращается в исходноесостояние,Формула изобретенияУстройство дпя .декодирования тональных сигналов, содержащее синхрогенератор, выход которого соединен с первым входом первого триггера и с информационным входом блока оперативной памяти, адресные входы которого подключены к выходам сумматора, первые входы которого соединены с выходами блока постоянной памяти, первые информационные входы которого подключены к выходам первого счетчика и к первым входам блока начальной установки, вторые входы которого подключены к вторым информационным входам блока постоянной памятии к выходам второго счетчика, первый вход которого соединен с первым входом первого счетчика, второй вход которого соединен с выходом первого элемента И,первый вход которого соединен с выходом элемента эадерзки, вход которого подключен к выходу первого элемента ИЛИ и к второму входу второгосчетчика, третий вход которого подключен к первому выходу второго триг, -гера, второй выход которого соединенс вторым входом первого элемента И ис первь 1 м входом третьего счетчика,второй вход которого подключен к первому входу второго триггера, втордйвход которого соединен с выходом блока начальной установки, вторые входысумматора подключены к вьмодам четвертого счетчика, вход которого соединен с управляющим входом блока постоянной памяти, с первым входом синхрогенератора, с первым управляющим,входом блока оперативной памяти, спервым входом первого элемента ИЛИ и 20с выходом:делителя частоты, вход которого подключен к второму входу первого элемента ИЛИ, к второму управляющему входу блока оперативной памяти и к первому входу второго элемента 25И, второй вход которого соединен свыходом блока оперативной памяти,вьмоды третьего счетчика соединеныс входами дешифратора, при этом входделителя частоты является тактовым З 0входом устройства, информационнымивыходами которрго являются выходыпервого счетчика, о т л и ч а ю щ ее с я тем, что, с целью расширенияфункциональных воэможностей путемдекодирования тональных сигналов одновременно от нескольких источниковинформации, в него введены дополнительные синхрогенераторы, первые,вторые и третьи дополнительные элементы И, дополнительные триггеры,дополнительные блоки оперативной памяти, второй элемент ИЛИ, мультиплек"сор, элемент ИЛИ-НЕ, пятый счетчик,инвертор и демультиплексор, выходы 45которого соединены с первыми входамисоответствующих первых, вторых итретьих дополнительных элементов И,выходы дополнительных синхрогенера"торов соединены с первыми входамисоответствующих дополнительных триггеров и с информационными входамисоответствующих дополнительных блоков оперативной памяти, выходы которых подключены к вторым входам третьих дополнительных элементов И,выходыкоторых соединены с одними входамивторого элемента ИЛИ,другой вход которого подключен к выходу второгоэлемента И,третий вход которого подключен к соответствующему выходу демультиплексора, первый вход которогосоединен с выходом мультиплексора,свходом инвертора и с первым, входомэлемента ИЛИ-НЕ,выход которого соединен с входом пятого счетчика, первый ивторой выходы которого подключены соответственно к второму и третьемувходам демультинлексора и соответственно к первому и второму входам мультиплексора,третий вход которого соединен с выходом первого триггера,второй вход которого соединенс выходом одного первого дополнительного элемента И, второй входкоторого подключен к выходу блоканачальной установки и к вторым входамдругих первых дополнительных элементов И, выходы которых соединены свторыми входами дополнительных триггеров, выходы которых соединены с соответствующими четвертыми входамимультиплексора, псрвые входы дополнительных синхрогенераторов соединены с первым входом синхрогенератораи с первыми управляющими входами дополнительных блоков оперативной памяти, вторые управляющие входы которых соединены с первым входом второго элемента И, с гретьими входамитретьих дополнительных элементов И ис вторым входом элемента ИЛИ-НЕ, выход второго элемента ИЛИ соединен свторым входом третьего счетчика, выход дешифратора подключен к вторымвходам вторых дополнительньм элементов И, выходы сумматора соединены садресными входами дополнительных блоков оперативной памяти, при этом входы дополнительных синхрогенераторови второй вход синхрогенератора являются информационными входами устройства, тактовыми выходами которогоявляются выходы вторых дополнительныхэлементов И,1239886 ии 3 иащ 3 ши 36 ш А 33 й Составителц. О, ГеллерРедактор А.,Сабо Техред О,Сопко Корректор Е.Роошко 58 Тираж 624ВНИИПИ Государственного комитетапо делам изобретений и открыт 113035, Москва, Ж, Раушская н Заказ 34 ПодписноССР ба у да Ф/5 риятие, г, Ужгород, ул. Проектная, 4 Производственно-полиграфическое